Unterschied Weitek SPARC Power µP 2000-080-GCD zur Revision A (2000A) ?

    Hallo zusammen,


    kennt wer die Unterschiede beim Weitek SPARC Power µP der Variante 2000 zum 2000A, dem SPARC V7-Prozessor mit integrierter FPU und Frequenzdoppler (bis 80 MHz).

    Auf Internet-Fotos scheinen alle A-Revisionen ab 1994 auf dem Markt gekommen zu sein, also nachdem für die SS2 und IPX das Verkaufsende überschritten wurde.


    Einen Bug bei Einsatz des Power µP scheint es nur im Zusammenhang mit SunSofts Solaris 2.4 Vorabversion ( Beta ) im Zusammenhang mit Treibern gegeben zu haben, siehe hier.


    Gruß, escimo

    Den einzigen Unterschied von "außen" betrachtet kann ich nur bei einem zusätzlich angebrachten Widerstand ("102" ?), verbunden zwischen den Pins G3 (ASI_2 - Address Space Identifier) und G4 (Teil des Pin V_CCO) ausmachen, gekennzeichnet auch im Code-Anhang als Zeichen 'ô' stellvertretend für Pins mit zwischengeschaltetem Widerstand.


    Das PDF sollte bekannt sein? - später als Buch u.a. unter dem Titel "Sun Performance and Tuning" erschienen.

    Feststellungen/Zusammenfassungen/Vermutungen

    SS1/1+ Mainboard mit Fujitsu S-20/S-25 IU (MB86910A) oder davon lizenzierter LSI L64801GC IU @ 20 MHz (SS1) oder 25 MHz (SS1+)

    SS2 Mainboard mit Cypress CY7C601 licensierter IU von Sun oder LSI (L64811) zzgl. Cypress CY7C602 lizenzierter FPU von TI oder Weitek @ 40 MHz

    Fujitsu MB86903 & Weitek 8601 / 8701 bestehend aus lizensiertem on-chip Cypress CY7C601 IU + Weitek 3171 FPU + L1C @ 40 MHz max
    Weitek SPARC Power µP 2000[A]-080-GCD bestehend aus lizenziertem on-chip Fujitsu MB86903 (ggf auch lizenziert von Weitek), jeweils mit kombiniertem 24 kiB L1C @ 80 MHz

    Nachstehende Zusammenfassung markanter CPI-Werte zu FPop-Instruktionen aus dem SunPerfOvDec93. Die FPop-Instruktionen können mit einem CPI von eins in die FP-Queue eingestellt werden. Da die Wege zur FPU beim "µP" kürzer (on-chip) sind, sollte das auch noch etwas Zeitgewinn bringen. IU und FPU laufen, egal ob separate Chips oder integriert, immer synchron zueinander.


    Code
            \ Instructions        fmuls/d   fdivs/d   fsqrts/d   Workstation (Bsp.)
FP-Chips \
===========================   =======   =======   ========   ======================
MB86910A & TI8847               8/9      13/18     15/ 22    Sun-4/1xx,2xx,3xx
Weitek 3170 or 3172[A]          5/8      38/66     60/118    Sun-4/60,65 (SS1,SS1+)
TMS390C602 or Weitek 3171[A]    4/6      16/26     22/ 32    Sun-4/75 (SS2)

    Interessant ist, dass die SPARC V7 ISA an sich Schnittstellen zu zwei, separaten Co-Prozessoren definiert (FP + CP).

    Nun ist ja die FPU beim MB86903, bei WTL8601/8701 sowie beim "µP" on-chip. Wenn ich die reguläre TI 602 @ 40 MHz im PGA-Sockel belasse, wäre es genial, wenn man die ungenutzte, separate FPU dann als zweiten CoPro ansteuern könnte. Dafür sind in der Spezifikation separate CPop-Codes/Instruktionen vorgesehen, die von der Implementierung abhängen, nur lässt sich das nicht anwenden. Ich muss nochmal in die SPARC V7 ISA Spezifikation sowie die ABI's schauen. Ab SPARC V8 gab es kein, zweites CoPro-Interface mehr in der Spezifikation, sofern ich mich richtig entsinne.

    Zitat von escimo

    SS1/1+ Mainboard mit Fujitsu S-20/S-25 IU (MB86910A) ...

    Upps. Kleiner Zifferndreher. Richtigstellung: MB86901A


    Als "Wiedergutmachung" ein aktuelles Foto aus meiner Ersatzteil-Halde 8o




    Die wurden, wenn überhaupt, nur in der SS1 (20MHz) zu Beginn verbaut. In einer SS1+ habe ich die noch nirgends gesehen. Die hier hat 7 Registerfenster, zu je 8*locals und 8*ins/outs (Registern) plus 8*globals. Nachfolgende SPARC V7 IUs hatten aus Performancegründen mind 8 Registerfenster, bspw von Cypress und LSI, später dann auch von Fujitsu. Da man sich die Designs fast alle gegenseitig lizensierte, überschneiden sich die Entwicklungslinien der Hersteller streckenweise.

    Zitat von escimo

    Nun ist ja die FPU beim MB86903, bei WTL8601/8701 sowie beim "µP" on-chip. Wenn ich die reguläre TI 602 @ 40 MHz im PGA-Sockel belasse, wäre es genial, wenn man die ungenutzte, separate FPU dann als zweiten CoPro ansteuern könnte. (...)

    Widerlegt für mind. W8701

    Quelle: "W8701 Integrated SPARC-compatible Processor Family",