Das ist wirklich extrem beeindruckend, aus so wenigen, einfachen Chips so viel Funktion heraus zu holen. Mich wundert lediglich, dass gar kein Massenspeicher vorgesehen wurde?
Wie kommt man denn an eine Platine? Ich konnte nirgends Gerber-Daten zum Download sehen.
Ja schon beeindruckend ...
Aber es ist halt schwer lebbar und extrem aufwendig.
Da finde ich den "Kompromiss" mit einer CPU aus mehreren CPLD schon viel reizvoller, als Nachbau Projekt.
- https://www.bigmessowires.com/cpu-in-a-cpld/
Ich weiß nicht wann es Gerberfiles geben wird. Im Moment sind noch keine veröffentlicht. Ich hab mir ein PCB von Alastair Hewitt schicken lassen. Preis war in Ordnung, nur der Versand aus den USA ist recht teuer. Er gibt auch das PCB mit den Teilen zusammen ab und plant Sets mit Handbuch und Gehäuse ähnlich den Gigatron. Darum denke ich auch, dass er sich mit der Veröffentlichung der Gerberdaten zeit lassen wird.
Für den Datenaustausch ist die serielle Schnittstelle vorgesehen. Da sein Ziel eine Internetverbindung ist soll speichern und laden auch über FTP möglich sein.
Er hat auch einen Erweiterungsport vorgesehen, für den auch auch schon eine Testplatine gibt.
https://hackaday.io/project/16…702-expansion-board-again
Ich könnte mir da auch einen Massenspeicher vorstellen.
Die Firmware findet man im File-Bereich bzw. auf seinem git
https://github.com/ajhewitt/novasaur
PS. zum Thema CPLD, ich warte noch auf Jemand der einen Apple ][ Clone baut (mit funktionierenden original Slots) und die ganze Logik drumherum in einen packt. Das fände ich auch cool.
PS. zum Thema CPLD, ich warte noch auf Jemand der einen Apple ][ Clone baut (mit funktionierenden original Slots) und die ganze Logik drumherum in einen packt. Das fände ich auch cool.
Das wäre ein schönes Gemeinschafts Projekt. 
Da würde ich mich gerne engagieren bei so einem Projekt.
Noch vor kurzem hätte ich gesagt, das kann ich nicht.
Aber da ich mich jetzt intensiv mit W65C02 beschäftige weiß ich nun, das wäre schon machbar.
Ein Apple II Clone, der mit bis zu 16MHz taktbar ist.
Natürlich auch langsamer.
Das wär schon was.
Oder gleich ein Apple II GS, allerdings ist das dann nochmal eine andere Nummer.
Was ich noch vergessen hatte. 252K vom RAM werden als RAM-Disk Laufwerk A: genutzt und sind über eine CR2032 gestützt (SIe bleiben also beim Ausschalten erhalten), soll 5 Jahre halten und könnte im Betrieb gewechselt werden.
Über den Apple ][ würde ich mich freuen. Aber ich verstehe momentan noch zu wenig von CPLDs und man müsste sich auch erst intensiv mit der SChaltung des Apple beschäftigen.
Ich kenne bisher nur ein Projekt was das versucht hat, der Retro II (ist nie richtig fertig geworden).
https://forums.parallax.com/di…-compatible-6502-computer
https://github.com/jonthomasson/retroii
Aber er verwendet sehr teure Teile. Schon der Dual-RAM den er einsetzt kostet das Stück über 100€. Ich denke mit einem Modernen RAM/ROM dem W65C02 und einem CPLD 5V kompatibel (XC95144XL-10TQG144C o.ä.) sollte es wesentlich günstiger gehen.
Mir fehlt aber die Zeit und das Wissen um so ein Projekt durch zu ziehen.
Zum Einstieg würde ich euch immer noch ein günstiges fpga Board empfehlen. Da gehen die Iterationen bei der Entwicklung wohl schneller.
Wow!
Da hat jemand das TTL CPU Konzept bis zur Spitze getrieben!!!
Ich empfehle euch die Video Serien von DrMattRegan
Hier hat er Ben Eaters TTL CPU nochmals stark "vereinfacht", also mit deutlich weniger Chips realisiert:
https://www.youtube.com/watch?v=mPkAgXJOoSc
Mir gefällt, dass Ben Eaters Konzept der SAP-1 wirklich sehr gut erklärt wird.
Die CPU ist Byte kompatibel zu der von Ben.
Hier hat er das Konzept aufgeblasen, bis hin zu einer 6502 CPU die Apple II Pacman und Loderunner audführt:
