Hi,
ich hab über die langen Wintertage ein bisschen an meinem "ersatz" 6128 gebastelt unter anderem hab ich erfolgreich ein paar chips gesockelt, was ich vorher nicht konnte, aber Übung macht den Meister. 
Nun habe ich aber ein Problem einen Stop bzw. eine Bremse einzubauen. Für den stop habe ich gelesen werden am Cenntronics Port pin 1und 7 verbunden ist das korrekt? Nur dann bekomme ich ein schrilles Piepsen aus dem Lautsprecher, was mache ich falsch? 
Ich glaube, da zählt jemand etwas seltsam. Laut meinem CPC 6128-Handbuch ist Pin 1 SOUND und pin 7 ist A11, ich wüsste nicht, warum das zum Stillstand der CPU führen sollte. Das Piepsen könnte man damit allerdings erklären...
Wo hast du denn diese Anleitung her?
Zitat von "Nilquader"Wo hast du denn diese Anleitung her?
http://www.zock.com/8-Bit/D_CPCguide01.HTML#01
unter Punkt 8.
Dann gibt es noch ne andere Anleitung da wird 49 und 39 Verbunden glaub ich...
Also, was da unter diesem Link steht, kann eigentlich gar nicht funktionieren und führt bestenfalls zu einem Absturz des Rechners.
Pin 39 und 49 hört sich da schon besser an. Pin 39 geht direkt an den WAIT-Eingang der CPU und sollte den Rechner anhalten können.
Pin 34 (HALT) auf Masse und die Kiste hält an, irgendein Demo hat sogar erkannt, dass ich mit dem Schalter rumspiele.
Bis Kirchen,
AMSi
Und wofür war dann nochmal READY, bzw. WAIT am z80 gut? Laut zilog-dokumentation hält das doch auch die CPU an...
Hi ihrs!!
Der Nilquader hat das schon völlig richtig erkannt 
Wait ist prima um die CPU sozusagen anzuhalten.
Die eigentliche Verwendung ist die, das man damit langsame
Speicher und Peripheriebausteine an die CPU anbinden kann,
ohne das der Prozessor schon versucht Daten zu lesen / schreiben,
noch bevor die Peripherie das kann.
Ganz wissenschaftlich:
Taktzyklus 1 entscheidet über lesen oder schreiben und die Quelle
(IO oder Speicher) und setzt die entsprechenden Signale.
Taktzyklus 2 tut nichts.. ausser das am ende WAIT abgefragt wird.
Ist WAIT an dieser stelle LOW, kommt ein weiter Takt der nichts tut...
und so weiter und so weiter...
bis irgendwann WAIT auch mal wieder High ist und die CPU mit Zyklus 3
weitermacht.
Da werden die betreffenden Signale wieder inaktiv geschalten
und im Falle eines Lesevorgangs die erwarteten Daten gelesen.
Ergo: Wait friert, wenn auf Masse geschalten, den Prozessor mitten in einem Buszugriff ein.
ABER: RAM-Refresh geht derweil dann auch schlecht 
Was wiederum in Datenverlust ausartet...
Das man aber HALT auf Masse schalten soll.. Das halte ich für ein Gerücht.
Selbiges Signal ist nämlich ein AUSGANG!!
Und der wird Aktiv wenn man den Befehl "halt" ausführt.
Nachdem der MrAMS das aber tatsächlich tut und es auch anzuhalten scheint,
kann ich mir das nur so erklären, als das die CPU da nicht weiss wie ihr geschieht -.-
Mein Haltschalter sähe so aus, das ich M1\ über nen Inverter auf RAMDIS und ROMDIS legen würde
(über 2 dioden und den Schalter) und über ein Widerstandsnetz den
opcode für JR $ (jump auf der stelle) an den datenbus legen würde...
Das scheint mir by far die sauberste lösung und erlaubt auch weiterhin
den DRAM-Refresh...(halt bis in alle Ewigkeit ohne das sich der RAM
vergisst)
Ich glaub ich male morgen mal ein Bild
Das wären so in etwa 4 kleine Teile die man dazu braucht.
/edit : gerade ereilt mich der gedanke, das das mit dem Refresh im CPC
ein wenig anders läuft WAIT auf Masse geht also mit in die Versuchsreihe ein morgen *g* /
Viele Grüße!,
