WIP: Reverse Engineering Rockwell R6545 CRTC
-
-
Würde Spaß machen, das Ding in einem CPLD nachzubilden.
Falls das geht.
Ich meine, falls es nicht zu komplex ist.
-
Würde Spaß machen, das Ding in einem CPLD nachzubilden.
Falls das geht.
Ich meine, falls es nicht zu komplex ist.
Das ist das erklärte Ziel.
Nur komme ich bei den ganzen Vektorisierungen (die sehr zeitaufwendig und stupide sind) derzeit nicht dazu etwas zu coden.
Aber das wird nach dem 6545 besser....
-
Mein Plan wäre diese Karte für den 8296D in einem FPGA zu packen:
-
Mein Plan wäre diese Karte für den 8296D in einem FPGA zu packen:
Klingt fantastisch.
Das wäre auch genau das richtige für meinen CBM 8296 (ohne D).
-
Soweit ich das sehe ist der R6545 der am weitesten entwickelte aller CRTCs.
Wo liegen da die Unterschiede, bzw. was macht den R6545 "besser" als die anderen...z.B. das Motorola Pendant MC6845 ?
-
Soweit ich das sehe ist der R6545 der am weitesten entwickelte aller CRTCs.
Wo liegen da die Unterschiede, bzw. was macht den R6545 "besser" als die anderen...z.B. das Motorola Pendant MC6845 ?
Genauere Infos hier:
-
Da brauche ich meine Seite ja gar nicht selbst zu verlinken
R6545 scheint in der Tat der am weitesten fortgeschrittene zu sein. Er erlaubt, soweit ich es mir wieder in Erinnerung hole, den indirekten Zugriff auf den Bildschirmspeicher - also so wie im C128. Die Register sehen auch sehr ähnlich aus, ich denke da hat einer vom anderen abgeschaut.
Die Motorola chips haben aber zB das Feature, Display enable DE und Cursor enable CE um einen oder gar zwei Clock Cycles zu verzögern was der Rockwell nicht kann.
Bzgl CPLD, ich habe eine abgespeckte Variante bereits in meinem MicroPET drin. In der Version Video4032.vhd etwas mehr Feature und kompatibler - dann aber nicht so flexibel wie ich es für den MicroPET gerne hätte...
-
ps.: in irgendeinem datasheet ist auch die innere Struktur abgebildet. Hier verlinkt. http://www.6502.org/users/andr…crtc/internals/index.html
-
R6545 scheint in der Tat der am weitesten fortgeschrittene zu sein. Er erlaubt, soweit ich es mir wieder in Erinnerung hole, den indirekten Zugriff auf den Bildschirmspeicher - also so wie im C128. Die Register sehen auch sehr ähnlich aus, ich denke da hat einer vom anderen abgeschaut.
dachte ich mir auch schon, als ich die hier verlinkten Datenblätter angesehen habe. Auch hat ja hier (?) neulich jemand den Schaltplan einer C64 80Z Karte von Commodore gepostet, die das per externer Beschaltung auch zu realisieren scheint. Commodore wird das dann für den C128 einfach alles in den 8563 integriert haben PLUS Farbe. PLUS Zeichensatz im RAM. PLUS Bitmap Modus. PLUS Blockcopy.
-
Die letzten Tage konnte ich den Layer mit den VIAs (hier noch weiss gefärbt) fertigstellen... genau 6567* Stück (ist das ein Zeichen?):
Ab morgen geht's mit dem Metal layer wieder weiter.
* Momentan ist ein 6567R9 im Labor zum decappen...
-
Projekt ist NICHT tot:
-
Weiter im Text....
-
Ein Monat später... Diffusion fertig und Polysilicon angefangen:
-
Respekt ..eine wahnsinns-Arbeit
-
Respekt ..eine wahnsinns-Arbeit
Ja... hinterlässt bleibende Schäden!
-
... und hat ein immenses Potential für neue Perspektiven am 64er . Gerade gestern oder vorgestern hat hier ein gewisser toshi einen 80 Zeichen Modus für den C64 gewünscht. Optimalerweise gleich mit passender Terminalsoftware.
Da es dafür ja sogar Vorlagen gibt, die möglicherweise fast baugleich sind und wo evtl sogar der Hersteller / Produzent zwecks möglicher Freigabe der EPROM Software als PD / BSD / for-free SoftwareZ noch auffindbar sein könnte, wäre das ja dann fast im Bereich des Möglichen.
Bei 10.000 Interessenten weltweit, kann man da heute sogar einen echten Chip herstellen ...
. https://retroport.de/hardware-d-e/
fast ganz unten , als "EX80"
-
ich arbeite btw gerade an einer FPGA Lösung für meinen PET Clone, der CRTC, sowie Teile vom VDC aus dem C128 und auch dem VIC-II vereint
-
So... äußerer Bereich fertig und Addressdekoder in Arbeit:
-
Aus Neugier: das sieht wirklich SEHR beeindruckend aus aber ich verstehe bedauerlicherweise nur Bahnhof, bspw ...
Zitat... Diffusion fertig und Polysilicon angefangen:
Wäre es ggf möglich den Prozess bzw die Schritte, um das Design/Layer zu komplettieren, kurz und stichpunktartig so zusammenzufassen, dass ich vllt grob erahne was nötig ist, um zu diesen Ergebnissen zu gelangen?
Ist das EDA?
Wird spezielle Software verwendet, um Teile der Schaltung(en) zu berechnen?
sehr sehr...
-
Aus Neugier: das sieht wirklich SEHR beeindruckend aus aber ich verstehe bedauerlicherweise nur Bahnhof, bspw ...
Zitat... Diffusion fertig und Polysilicon angefangen:
Wäre es ggf möglich den Prozess bzw die Schritte, um das Design/Layer zu komplettieren, kurz und stichpunktartig so zusammenzufassen, dass ich vllt grob erahne was nötig ist, um zu diesen Ergebnissen zu gelangen?
Sorry wegen später Antwort. Was genau würde Dich interessieren?
-
PS: Chip ist nun fertig vektorisiert... analyse läuft:
-
Aus Neugier: das sieht wirklich SEHR beeindruckend aus aber ich verstehe bedauerlicherweise nur Bahnhof, bspw ...
Zitat... Diffusion fertig und Polysilicon angefangen:
Wäre es ggf möglich den Prozess bzw die Schritte, um das Design/Layer zu komplettieren, kurz und stichpunktartig so zusammenzufassen, dass ich vllt grob erahne was nötig ist, um zu diesen Ergebnissen zu gelangen?
Sorry wegen später Antwort. Was genau würde Dich interessieren?
Kein Problem. - Ich dachte das hätte ich mit "Wäre ..." erfragt.
Wie sieht der Workflow aus? Welche Tools kommen zum Einsatz? So etwas in der Art.
-
Ganz grob:
Der zu untersuchende Chip wird in einem Labor in Schwefel- oder Salpetersäure gekocht, sodaß nur der eigentliche
Silizium-Die übrig ist. Der wird unter dem Mikroskop fotografiert (Der Chip wird in X-Y Richtung in kleinen Schritten unter dem Objektiv
vorbei geführt). Daraus resultieren viele Hundert Bilder. Die setze ich mit "Hugin" zu einem Gesamtbild des Chips zusammen.
Das Bild lade ich dann als Hintergrund in "Inkscape" und fange dann an die einzelenen Schichten versuchen zu erkennen und
in Inkscape nachzuzeichnen.
Wenn das fertig ist, kann man gut Transistoren, Kapazitäten und Leiterbahnen erkennen...
Zusätzlich habe ich mir noch eine Software programmiert, die das nachgezeichnete SVG-Bild einlesen kann und daraus
eine Netzliste und simulierbaren HDL-Code generiert. D.h. ich kann dann den Chip simulieren
und eine "Saubere" Umsetzung programmieren, die ich gegen die Simulation teste.
Der zeitliche Aufwand für den 6545 lag bei ca. 10 Mannmonaten. Andere Chips gingen schneller umzusetzen.
Kosten für das Labor liegen ca. 2500€/Chip
-
Wow das ist wirklich ein Aufwand! Kudos und besten Dank für diese Arbeit!
-
Enorm! Danke für die "groben" Zusatzinfos. So kann ich mir als Unwissender jetzt grob vorstellen wie aufwendig das mindestens ist.
Hast du damit auch beruflich zu tun?
Dein/Das Verfahren geht also im Prinzip mit jedem IC bis zu einer bestimmten Strukturgröße?
-
Hast du damit auch beruflich zu tun?
Dein/Das Verfahren geht also im Prinzip mit jedem IC bis zu einer bestimmten Strukturgröße?
Nein...ist nur Hobby.
Solange die Strukturen auf den Bildern erkennbar sind, geht es... aber irgendwann ist der Zeit Aufwand einfach zu groß. Das vektorisieren macht auch nicht wirklich Spaß - im Gegenteil
-
-
sehr schön!
..wirds davon auch wieder Alu-Prints geben?
-
..wirds davon auch wieder Alu-Prints geben?
Kann ich bei Bedarf gerne machen. Ich dachte der 6545 interessiert aber nur wenige... nur fachat !?!?
Aber wenn sich hier genug Leute melden würde ich einen Schwung Alu-Prints machen.