Beiträge von PeacockXT

    Es gab mal detaillierte Infos von ToughDev darüber, sind aber nicht mehr zu finden.


    Es gibt verschiedene Karten, basieren aber alle auf der Lo-Tech Version.


    Die Karte läuft entweder mit der CH375DOS.SYS oder mit dem EPROM. Zum Booten wird aber das EPROM benötigt, die EPROM Version läuft aber anscheinend nur auf 80286 Rechner. Und max 512 MB Speicher sind wohl möglich.


    Ich hatte mir mal die Lo-Tech Karte aufgebaut, aber nicht zum Laufen bekommen.

    Der XTA Bus ist im Schneider PC hard- und softwäremäßig verankert, dort was zu ändern scheint mir nicht machbar.


    Im Grunde läuft es darauf hinaus ein schnelles Interface zu entwickeln, was das XTA Protokoll nach IDE Protokoll und umgekehrt umsetzt.

    Jedes Signal auf den beiden Bussen muß entsprechend umgesetzt werden, und kann nicht durchgeschliffen werden, da die Protokolle zu unterschiedlich sind. Das sind dann etwa 40 Signale für den 8-bit Modus, weitere 8, wenn die CF-Card im 16bit Modus angesteuert werden soll.


    Kleine Übersicht über die Signale anbei ( erster Entwurf ).


    Da steckt jede Menge Arbeit drin, ob überhaupt machbar ?





    Ich möchte hier mal mein neuestes Projekt vorstellen, vielleicht von Interesse.


    Nachdem ich Probleme mit einem ide controller hatte, und den Datenfluss dort prüfen wollte, reifte die Idee, einen 32 bit data logger (mit Logik) einzusetzen. Daraus entstand in mehreren Versionen das teensy logger beast. Beast deshalb, weil es wie ein Beast aussieht und sich noch mehr wie ein Beast gewehrt hat, bis ich dann endlich die richtigen Daten bekommen habe.


    Zum Einsatz kommt das teensy 4.1, einer der schnellsten Entwicklungsboards, das auch über 32 I/Os besitzt. Mit Kühlkörper arbeitet es mit 912 Mhz.


    Grundfunktion teensy:


    Das teensy wird über ein Trigger Signal veranlaßt, die 32 bit Daten und einen Zeitstempel im RAM abzuspeichern. Sobald das RAM voll ist, oder manuell getriggert, werden die Daten mit dem Zeitstempel auf die SD-Karte übertragen. Das RAM hat 512 kB, so daß etwa 60000 samples ( je 2 * 32 bit ) gespeichert werden können, bevor es überläuft. Die Daten auf der SD-Karte können dann in excel ausgewertet werden, oder über PulseView graphisch angezeigt werden.


    Das teensy hat insgesamt 4 Datenregister mit 32 bit, leider sind die verdrahteten I/Os auf die 4 Register verteilt. Durch Verknüpfung von GPIO6_DR und GPIO7_DR nach dem Lesen können die Daten in ein einziges 32 bit array abgespeichert werden. Dies ist die schnellste Möglichkeit, die 32 bit in ein array abzuspeichern. Ausserdem werden dann je sample nur 2 x 32 bit (Daten + Zeitstempel) benötigt.


    Für einen Datensatz lesen, umrechnen, und in ein array mit dem Zeitstempel im RAM abspeichern werden ca. 200 ns benötigt, so daß sich hieraus eine Grenzfrequenz von ca. 5 Mhz ergibt.


    Durch ein Schieberegister und Zwischenspeicherung in TTL Latch Bausteinen, kann durch die Verwendung von 8 parallelen teensy‘s die Grenzfrequenz auf ca. 40 Mhz erhöht werden. Nachteil hierbei ist, daß 8 Datensätze danach zu verarbeiten sind. Einmal in excel erstellt ist das Ganze aber dann überschaubar. Bei 8 parallelen teensys können dann 8 x 60000 samples gespeichert werden.


    Der Trigger zum Aufzeichnen wird über ein ATF22V10 generiert, und muß vorab entsprechend programmiert werden. Damit können 8 Eingangssignale über Logik verknüpft werden, so daß im Unterschied zu anderen Data Analyzern nur die Daten aufgezeichnet werden, welche auch interessieren. Es kann aber auch ein clock signal als Trigger dazu verwendet werden. Die gesamte Auswertung ist dann über excel möglich. Alles sehr flexibel, da über die Software angepaßt werden kann.


    Das teensy logger beast besteht aus insgesamt 4 verschieden Karten (Eingangskarte , Motherboard, Modul Karte, und darauf die teensy Karte. Modul und teensy Karte in 8 facher Ausfertigung, davon 1 als Master und 7 Slaves. Alles in KiCad entwickelt.


    Version 4 mit einer kleinen hardware Änderung läuft soweit stabil, das Ziel somit für mich erst einmal erreicht.


    An Software gibt es ein Master und Slave Arduino Programm für die teensy‘s, 2 WinCupl Programme für den Logik ATF und den Shiftregister ATF, und ein excel Programm für die Auswertung.


    Ein Ergebnis zeigt beiliegende Tabelle, welche Befehle und Daten in zeitlicher Reihenfolge über den ide Bus geschaufelt werden, wenn z.B. der MBR ausgelesen wird. Im Moment noch unklar, warum die LBA Adresse dabei 2 x unterschiedlich geschrieben wird. Vielleicht hat jemand mehr Infos über die ide Schnittstelle.




    NetzwerkGuru


    Ich hatte die mal im Marktplatz angeboten, war aber kein großes Interesse, und ist dann dort rausgeflogen.


    Ich habe aber noch ein paar anzubieten: 15 € kpl. wie abgebildet + Versand, die ISA Buchsen waren ziemlich teuer.


    1ST1


    Die gerade Karte in KiCad zu entwickeln wäre kein Problem, wenn man denn die Abmessungen des Rechners hätte, wo sie reinkommen soll.


    Wenn noch andere daran Interesse hätten, könnte man eine Sammelbestellung machen. Der Versand der blanken Karte würde dann als Brief erfolgen, so daß die dann so 5 - 10 € insgesamt kosten würde ( je nach Anzahl ).

    Erfahrung mit einer XTIDE Karte in einem AT 286 Rechner.


    Ein noname Baby 286 Board ( ganz ohne Batterieschaden ) mit AMI BIOS wollte ich mit 40 GB HDD und 128 MB DOM aufrüsten. Zum Einsatz kam zusätzlich eine 8 Bit xtide Karte mit 2 x 2 GB CF-Cards. Auf den CF-Cards habe ich DOS 6.22 und alle möglichen Tools installiert, um eine schnelle Fehlersuche zu ermöglichen.


    Nachdem das AT 286 Board bei Verwendung der HDD Type 47 immer wieder die FATs zerlegt hatte, mußte ich mich dann doch etwas tiefer mit Partition, MBR, int 13h, fdisk etc. beschäftigen. Es stellte sich dann heraus, daß der BIOS int13h die CHS Werte falsch ausliest, und somit alle Programme, die damit arbeiten, zu Problemen führten. Wobei die beiden CF-Cards einwandfrei arbeiteten, der Speicher und das BIOS ohne Fehler war.

    Ich habe dann mehrere ide Karten, verschiedene HDD, und weitere AMI Bios ausprobiert, immer mit dem gleichen Ergebnis.


    Auch unter der 504 MB CHS limitation zu bleiben, brachte keinen Erfolg.


    Letztendlich stellte ich einen Konflikt mit dem Xtide Universalbios fest. So das ich mich damit auch mehr beschäftigen mußte.


    Als Erkenntnis ist folgendes rausgekommen:


    Ich hatte bisher immer die fertigen xtide.bin Dateien verwendet ( erkennt man daran, daß diese exakt 8192 Bytes haben ) , und diese direkt in den Speicher geladen. Das ist möglich, und funktioniert meistens, aber man weiß nie, was genau in diesen BIOS an Optionen steckt.


    Von daher ist folgende Vorgehensweise angebracht:

    Von der https://www.xtideuniversalbios.org/ die aktuelle ide-??.bin Datei herunterladen, und ebenfalls die xtidecfg.com, diese ist besonders wichtig.


    Das XTIDE BIOS nur mit Hilfe der xtidecfg.com in den Speicher laden. Und besonders wichtig ist es, die Optionen mit xtidecfg.com vorher anzupassen !


    Für 8 bit xtide Karten kommt nur die ide-xt.bin in Betracht, auch für einen AT Rechner. Die ide-at.bin kann nur für 16 bit Karten eingesetzt werden.


    Nachdem ich dann folgende Optionen gesetzt hatte, lief alles einwandfrei, als Nebeneffekt nimmt das xtide BIOS die HDD und die DOM ebenfalls mit unter seine Fittiche, und wechselt dann von CHS auf LBA, so daß 2 GB Partionen unter MS-DOS auf der HDD kein Problem mehr sind. Die xtide Karte darf man dann aber nicht wieder entfernen.


    Opionen : die ide-xt.bin laden

    - ide controllers : [2] ( ergibt Laufwerke C, D, E und F. C und D haben die Standard ide controller Karte )

    - primary IDE controller : device type [16 bit ] ( für den 16 bit controller der HDD und DOM )

    - adresse dafür [ 1F0h , 3F0H ]

    - secondary IDE controller : device type [ XTCF PIO ]

    - adresse dafür [ 0300h ]

    - Remove other hard drives [yes] ( verhindert, daß HDD und DOM doppelt angelegt werden )


    Beim Start findet das xtide BIOS jetzt 4 Laufwerke.


    Sieht dann so aus:


    Mein neuestes Projekt:

    XTIDE CF ultra light Karte mit nur 2 IC's.

    Der ATF22V10C braucht natürlich einen programmer, das EPROM lässt sich aber auch mit den XTIDE tool über den PC programmieren.


    Als Beispiel ist hier 0300 für den Port und C800 für die Speicheradresse programmiert. Als Eingänge stehen A4-A9 und A13 - A19 zur Verfügung, so daß hieraus

    Port und Speicheradresse frei programmiert werden können.


    Leider hat JLCPCB den silk nicht richtig aufgedruckt, hält nicht besonders gut.



    Ich habe mal den relvanten Teil aus dem BIOS V2.03 rauskopiert, und die entsprechenden Stellen gemarkert.


    Der BOOT Sektor wird versucht auszulesen, das Carry Bit sollte danach ( INT 13 02h ) auf 0 gesetzt werden. Dein Rechner setzt es aber auf 1. Welcher Fehler es genau ist, steckt in dem ah, aber wie kommt man daran ? Evtl. BIOS so anpassen, daß ah auf Port 80 ausgegeben wird, dann über Post Karte auslesen wäre eine Möglichkeit.

    Im oberen Teil des Dallas Chips befindet sich wohl nicht nur eine Batterie, sondern auch noch ein Quarz ( siehe Zeichnung ) . Von daher würde ich bei einem verlöteten Chip mit einem Dremel ca. in der Mitte des Chips die beiden Drähte zur Batterie PIN 16 und 20 freilegen, einen davon durchtrennen, und 2 dünne Drähte, die zur neuen Batterie führen, anlöten. Voraussetzung ist natürlich, daß kein anderes Bauteil an der Seite die Arbeit behindert. Dabei andere Teile zu beschädigen halte ich für ziemlich unwahrscheinlich.




    Bin gerade dabei, den Ablauf beim IDE Bus zu untersuchen wegen Fehler eines IDE Controllers.


    Anbei mal die Aufzeichnung eines AT Rechners beim Hochstart ( nur die IDE relevanten Befehle rausgefiltert ) um von der IDE Platte MS-DOS zu starten ( Port 1F0 -1F7, 3F6 und 3F7 ).


    Ich habe die Bytes schon mal grob decodiert, damit man sie besser lesen kann.


    Also, es werden zuerst jede Menge Codes hin und hergeschickt, bis dann das Laufwerk verstanden hat, daß es einen bestimmten Sektor ( 256 words ) auslesen soll, der Rechner holt sich dann nacheinander die Daten ab.


    Die Tabelle zeigt: welches IDE Register, IDE Port, Portdata, alles zusammen und ob Write oder Read.


    Am Ende der Tabelle kann man den Start sehen, wie die eigentlichen Daten über Port 1F0 gelesen werden, nach 256 words wird dann der Code für den nächsten Sektor übertragen, danach dann die nächsten 256 words ausgelesen, usw.


    Bei IBM kompatiblen BIOS bieten sich zum Programmieren fürs Auslesen der Festplatte die INT 13H Funktionen an. Da sind die benötigten Codes alle definiert.



    Alt Status 3F6 04 W 3F6 04
    Alt Status 3F6 00 W 3F6 00
    Alt Status 3F6 08 W 3F6 08
    Status 1F7 01 R 1F7 01
    Status 1F7 90 R 1F7 90
    Command 1F7 90 W 1F7 90
    Error Reg 1F1 B4 R 1F1 B4
    Status 1F7 01 R 1F7 01
    Drive/Head 1F6 AF W 1F6 AF
    Status 1F7 40 R 1F7 40
    Alt Status 3F6 08 W 3F6 08
    Sector Count 1F2 3F W 1F2 3F
    Drive/Head 1F6 AF W 1F6 AF
    Precomp 1F1 C3 W 1F1 C3
    Status 1F7 91 R 1F7 91
    Command 1F7 91 W 1F7 91
    Status 1F7 11 R 1F7 11
    Status 1F7 00 R 1F7 00
    Drive/Head 1F6 A3 W 1F6 A3
    Status 1F7 40 R 1F7 40
    Alt Status 3F6 08 W 3F6 08
    Drive/Head 1F6 A3 W 1F6 A3
    Precomp 1F1 51 W 1F1 51
    Status 1F7 10 R 1F7 10
    Command 1F7 10 W 1F7 10
    Status 1F7 11 R 1F7 11
    Status 1F7 01 R 1F7 01
    Drive/Head 1F6 AF W 1F6 AF
    Status 1F7 40 R 1F7 40
    Alt Status 3F6 08 W 3F6 08
    Sector Count 1F2 01 W 1F2 01
    Sector # 1F3 3F W 1F3 3F
    Cyl. Low 1F4 FF W 1F4 FF
    Cyl. High 1F5 03 W 1F5 03
    Drive/Head 1F6 AF W 1F6 AF
    Precomp 1F1 51 W 1F1 51
    Status 1F7 40 R 1F7 40
    Command 1F7 40 W 1F7 40
    Status 1F7 11 R 1F7 11
    Status 1F7 01 R 1F7 01
    Drive/Head 1F6 A0 W 1F6 A0
    Status 1F7 40 R 1F7 40
    Alt Status 3F6 08 W 3F6 08
    Sector Count 1F2 01 W 1F2 01
    Sector # 1F3 01 W 1F3 01
    Cyl. Low 1F4 00 W 1F4 00
    Cyl. High 1F5 00 W 1F5 00
    Drive/Head 1F6 A0 W 1F6 A0
    Precomp 1F1 C3 W 1F1 C3
    Status 1F7 20 R 1F7 20
    Command 1F7 20 W 1F7 20
    Status 1F7 11 R 1F7 11
    DATA 1F0 FFE8 R 1F0 FFE8
    DATA 1F0 E990 R 1F0 E990
    DATA 1F0 097D R 1F0 097D
    DATA 1F0 3BFA R 1F0 3BFA
    DATA 1F0 8EC0 R 1F0 8EC0
    DATA 1F0 8ED0 R 1F0 8ED0
    DATA 1F0 8EC0 R 1F0 8EC0

    Für Messungen / Fehlersuche / -analyse am ISA-Bus für AT ( XT ) Rechner habe ich schon länger eine Platine gesucht. Nicht das Passende gefunden, deshalb eine eigene Version entwickelt.

    Die Karte läßt sich sowohl als extension card mit ISA Bus Sockel, als auch als breakout card mit Stiftleisten bestücken ( siehe Bild ).

    Zusätzlich gibt es noch 2 Reihen für Stiftleisten. Die beiden Kondensatoren sind Option, könnten aber auch als +5V/GND Abgriff genutzt werden.


    Ein Manko, hatte irgendwie die Goldfinger Variante nicht angekreuzt. Naja, so häufig werden die Karten ja nicht gesteckt.



    Am schwierigsten war es allerdings, die gewinkelten ISA-Sockel zu bekommen.

    Die Gerber-Datei liegt bei, ein paar Karten könnte ich noch abgeben.

    Weil vielleicht von allgemeinem Interesse, der eine oder andere kommt nicht umhin Sachen aus China zu bestellen:


    Heute habe ich mein erstes Paket aus Taiwan bekommen, wo der Zoll zugeschlagen hat. Die Freigrenze ist seit neuestem entfallen, hier steht mehr dazu.


    https://www.zoll.de/DE/Fachthe…t-geringem-wert_node.html


    Die Gebühren mußten dann an den Postboten bar bezahlt werden.

    Neben dem eigentlichen Zoll von € 1,16 kamen dann nochmal € 6 als Auslagepauschale von dhl hinzu, wegen 16 cent ???


    Bis 1 € zieht verzichtet der Zoll auf eine Berechnung.


    Bin nur froh, daß ich das Paket nicht in Bonn beim Zoll abholen mußte.


    Mußte das kleine Paket für das Foto kpl. auseinandernehmen, weil fast alle Seiten beklebt waren.


    In dem Paket waren übrigens abgewinkelte ISA Sockel, habe lange danach gesucht.



    Die Löcher für die Slotblende zu ergänzen ist ohne viel Aufwand möglich, Karte in KiCad einfach etwas verlängern.


    Und es ist richtig: der GAL muß individuell programmiert werden, als Hardware braucht man z.B. einen TL866, Software dafür alles aus dem Internet verfügbar, und mit ein bisschen Logik muß man sich auch beschäftigen, aber das übt.


    Genauso wie den untersten 16 kB Bereich ( A14 bis A19 gehen in den PAL ) könnte man jeden 16k Bereich mit dem GAL aus- bzw. einblenden. Grenze ist hier nur die Anzahl der UND- und Oder-Funktionen im GAL.


    Ich werde ein paar PCB's bestellen, um das einfach mal zu testen .

    Ich habe mal die Adress Logik durch einen GAL ersetzt, und das Ganze dann mit KiCad umgesetzt.

    Damit enfallen alle kleinen IC's, die Widerstände und die Mäuseklaviere.


    Muß natürlich noch komplett geprüft werden, PCB's habe ich noch nicht bestellt.

    Und die SRAM Bausteine fehlen mir auch.


    Wollte dies einfach mal vorstellen und sehen ob von Interesse.



    Die Adress Logik in WINCUPL ( mit ein paar Beispielen ) sieht etwa so aus. Auch noch ungeprüft.


    Name XT-RAM ;

    PartNo 00 ;

    Date 22/09/2021 ;

    Revision 01 ;

    Designer Engineer ;

    Company PeacockXT ;

    Assembly None ;

    Location ;

    Device G16V8 ;


    /* *************** INPUT PINS *********************/

    PIN 1 = A14 ; /* */

    PIN 2 = A15 ; /* */

    PIN 3 = A16 ; /* */

    PIN 4 = A17 ; /* */

    PIN 5 = A18 ; /* */

    PIN 6 = A19 ; /* */

    PIN 7 = nMEMR ; /* */


    /* *************** OUTPUT PINS *********************/


    PIN 14 = nRAM1_EN ;

    PIN 15 = nRAM2_EN ;

    PIN 16 = nBUFF_EN ;

    PIN 17 = nCARDSEL ;



    /** Declarations and Intermediate Variable Definitions **/


    nRAM1_LO = !A19 ; /* XT-RAM speichert alle Sektoren 0 - 512k */


    /* nRAM1-LO = A14 & !A19 # A15 & !A19 # A16 & !A19 # A17 & !A19 # A18 & !A19; */ /* 16k - 512k */

    /* nRAM1-LO = A19 & !A19; */ /* Bereich 0 -512 k ausgeblendet */


    nRAM2_HI = !A16 & A19 # !A17 & A19 # !A18 & A19 ; /* XT-RAM speichert alle Sektoren 512k - 960k */


    /** Logic Equations **/


    !nRAM1_EN = nRAM1_LO ;

    !nRAM2_EN = nRAM2_HI ;

    !nBUFF_EN = nRAM1_LO # nRAM2_HI ;

    !nCARDSEL = nRAM1_LO & nMEMR # nRAM2_HI & nMEMR ;

    Hast Du einen abgewinkelten ISA Sockel mit einem 2,54 mm Reihenabstand ? ISA hat normalerweise 5,08 mm Reihenabstand.


    Und A1 Pin ( I/O CH CHK ) vom ISA slot muß auf Deinem Bild nach rechts unten, B1 ( GND ) liegt darüber.


    Bei J2 und J8 liegen die GND PINs jeweils innen, aber besser nochmal prüfen.

    Die Nummern der Anschlüsse beziehen sich zum einen auf die Centronics Schnittstelle ( 25 PINs ) und zum anderen auf die Olivetti Tastatur Schnittstelle ( 24 PINs ). Die Verbindungen zum Prozessor HD6433228P habe ich nicht aufgenommen.


    Ich habe nochmal die wichtigsten Unterlagen mit dem letzten Stand zusammengestellt, das sind:


    - KiCad Schematic für die ATMEGA1284 Platine


    - Anschlussschema Centronics - ATMEGA1284 Platine - Olivetti Tastatur


    - Atmega1284 C++ Quellcode für Atmel Studio 7.0

    Mußte gerade feststellen, daß der ISA Footprint nicht richtig ist, PIN Numerierung ist falsch und Abstand der Reihen sind statt 2x nur 1x 2,54 mm.

    Habe aber keinen passenden Footprint dafür gefunden.


    Meine Lösung wäre, den ISA Bus durch 2 einreihige PIN Header ersetzen, dann können diese frei platziert werden.






    Die Stiftreihen müssen als allererstes richtig platziert werden, bevor die Leiterbahnen eingezeichnet werden. Falls die Stiftreihen verkehrt sind, und die verschoben gedreht, oder gespiegelt werden müssen, kann man mit den Leiterbahnen wieder von vorne anfangen.


    Am besten mit den leichten Verbindungen anfangen. Die F-Cu Verbindungen möglichst nur von links nach rechts, und B-Cu Verbindungen oben nach unten, oder umgekehrt. Sind die GND's Stiftreihen an der richtigen Stelle ???



    Ich habe mal ein paar Verbindungen eingetragen, links zu J2 muß wohl gekreuzt werden, rechts geht direkt.


    Die GND's sind schon auf dem Motherboard verbunden, es reicht wenn Du ein paar davon mit dem ISA Bus verbindest.

    Beim Ausdrucken in KiCad ( PCB Layout Editor ) scale 1:1 auswählen, druckt dann Maßstabsgerecht.


    Die XT-ide gibt es übrigens auch noch kleiner.


    Wie wäre die Lösung ??? : selbst eine XT-ide Karte entwickeln, die direkt auf die beiden Atari Stiftreihen passt, und ohne die isa Buchse auskommt.

    Von der LO-Tech XT-ide Karte sind z.B. die kpl. Schaltpläne vorhanden.

    Ich habe mal die Footprints ergänzt, alles im Prinzip Stiftreihen mit 2,54 mm Abstand ( ich bin mal davon ausgegangen ).


    Und das ganze im PCBLayout von KiCad übertragen.




    Jetzt müssen die Stiftleisten richtig plaziert werden ( auf den mm genau !!! ), danach können die Leiterbahnverbindungen eingetragen werden.


    Aber als erstes unbedingt checken, ob die Stiftleisten richtig angeordnet sind ( rechts-links vertauscht ? usw. ), damit sie nachher auch passen. Evtl. sogar den Schaltplan anpassen.


    Hoffe , das hilft ein wenig weiter.


    Ich habe meine Platinen alle bei JLCPCB machen lassen, Preis ist ok, Qualität super. Der Zoll wird auch gleich mit berechnet, Lieferung aus China völlig unproblematisch und dauert ca. 8 Tage.

    Dies sind die ersten Codes, die er abarbeitet, der RAM Test folgt erst wesentlich später, also ist es bei Code 04 egal ob die RAM Bausteine bestückt sind.


    1 NMI is disabled and the i286 register test is about to start
    2 i286 register test has passed
    3 ROM BIOS checksum test (32KB from E8000h) passed OK
    4 Passed keyboard controller test with and without mouse
    5 Chipset initialized...DMA and interrupt controller disabled
    6 Video system disabled and the system timer checks OK
    7 8254 programmable interval timer initialized
    8 Delta counter channel 2 initialization complete
    9 Delta counter channel 1 initialization complete
    0A Delta counter channel 0 initialization complete
    0B Refresh started
    0C System timer started
    0D Refresh check OK
    10 Ready to start 64KB base memory test
    11 Address line test OK
    12 64KB base memory test OK

    Der AMI code 04 steht für den Tastaturtest. In der Richtung würde ich weitersuchen.


    Die Post Karte mit 4 Digits zeigt immer die letzten beiden Codes an, also 03 ist ok, bei 04 liegt der Fehler.


    Meistens liegt die Batterie in Nähe der kbd-Buchse und -Controller. Ist die Batterie ausgelaufen ? Dann würde ich alle Leiterbahnen in Nähe der Batterie genau prüfen.

    Nelson


    wichtig wäre herauszufinden welches Award BIOS installiert ist.


    Award BIOS 4.4 und 4.5 zeigen z.B. bei Post Code 04: Test Memeroy Refresh Toggle, by testing Port 0x61 Bit 4.


    Eine Post Card mit einstellbarer Port Adresse ( also wo anstatt 0x80 die 0x61 einstellbar ist ) könnte helfen.


    Alternativ das BIOS auslesen und mit Sourcer disassemblieren. Dann nach Post 04 bzw. Port 0x61 suchen und schauen was das BIOS macht.