Beiträge von root42

    Ich schau morgen nochmal drauf. Ist "my first GAL" :)

    Dito! Ich muss jetzt erstmal die 8050 wieder montieren, die liegt in Einzelteilen herum, dann mit openCBM den Interpreter rüberkopieren und mal testen! Ich werde auch Benchmarks machen, um zu sehen, ob die 8K Cache was bringen!

    So, also mit der Streichung von ROM9 in den beiden Logikzeilen gehts schon mal. Wenn zitruskeks das andere File auch noch auf Vordermann bringt kann ich das auch noch mal testen, aber so ist zumindest schon mal fix 9000-AFFF frei für SoftROM:



    Die Änderung ist folgende:


    2-3 Semikolons fehlen und so, und noch ein Problem: WE ist keinem Pin mehr zugeordnet!

    Gute Idee. Ich habe inzwischen auch eine Testversion von Bit Shifter's Z3 Infocom Interpreter. Der würde von 8K mehr RAM echt profitieren. 32K sind da hart an der Grenze des Machbaren. Mein Ziel ist es die ultimative 70er Jahre Infocom Maschine zu bauen, mit echtem 8050 Diskettenlaufwerk. :)

    Ja, die 4040 wäre noch passender, habe ich aber nicht.

    Dann poste doch bitte hier das geänderte PLD und JED.

    Kann ich dann gleich übernehmen und mein Softrom in Betrieb nehmen. ;)

    Ja sicher! Vielleicht kann man auch mittelfristig die Variante machen wo man einen Switch ummünzt auf "Option ROM 9-A einblenden". Das ist im Readme angedeutet, wurde aber scheinbar nie umgesetzt. Dafür fällt ein RAM Switch weg, so dass man nur 16k oder 32k auswählen kann.

    Kein Problem: hier ist der komplette Source:


    Also wenn ich das richtig verstehe: Ich muss eigentlich "nur" BLK9 aus den Gleichungen rausnehmen:


    Code
    OEROM        =    (BLK9 # BLKB # BAS2 # KERN) & RW & ROMON; 
    WEROM        =      (PHI2 & !RW & WE & (BLK9 # BLKB # BAS2 # KERN));
    CSRAM        =    RAM & RAMON;
    WERAM         =    (PHI2 & !RW);
    MUX        =    (BLK9 & !WE) # (WE & !RW);
    OE245        =    CSRAM # OEROM # WEROM;

    Wird zu:

    Code
    OEROM        =    (BLKB # BAS2 # KERN) & RW & ROMON; 
    WEROM        =      (PHI2 & !RW & WE & (BLKB # BAS2 # KERN));
    CSRAM        =    RAM & RAMON;
    WERAM         =    (PHI2 & !RW);
    MUX        =    (BLK9 & !WE) # (WE & !RW);
    OE245        =    CSRAM # OEROM # WEROM;

    Nur... was mache ich mit dem MUX? Was MACHT MUX überhaupt?

    x1541 Kann man von dir eigentlich noch das GAL File bekommen um das Option ROM freizumachen? Ich will halt nur die Möglichkeit zwischen BASIC 4.0 und 2.0 zu switchen.

    Was genau hast du vor? BASIC 4.0 braucht eines der drei Option ROMs, damit ist es für BASIC 2.0 quasi auch "verloren" in dem Sinne, dass dieses dann immer in der gleichen Bank liegt wie das BASIC selbst.


    Ich hatte nur mal eine Version angedacht, wo man dieses eine ROM zusammen mit den restlichen Option ROMs schalten kann. Die müsste ich aber suchen oder neu erstellen ;)

    So, nachdem mein SoftROM läuft: Ziel ist es das RAM/ROM Board für BASIC4.0 zu nutzen, und da dann so weit ich weiß immer noch $9000-AFFF frei ist dies auch frei zu lassen, so dass das SoftROM darauf reagieren kann. Ich habe die JED & PLD Files hier, habe aber keine Ahnung, was ich da machen muss. :) Bin Informatiker, aber GAL-Gleichungen habe ich noch nie geschrieben. :)


    EDIT: Im PLD ist ja der "Quellcode". Das sieht ja fast übersichtlich aus...

    EDIT2: Hatte im falschen PLD geschaut. Das PET PLD sieht auch sinnvoll aus, ich überlege gerade wie man da das Option ROM ausblendet...

    Fehler gefunden:



    du hast die Leitung für das Chip Select Signal auf Pin8 statt auf Pin 20 gelegt, weil deine Chips "auf dem Kopf" stehen, und du das Bild von der Webseite als referenz genommen hast. "5ter pin von oben rechts"


    Ja, das probier ich heute Abend direkt mal aus.

    Ok, das habe ich verstanden, hatte ich aus dem Datenblatt so nicht entnehmen können. Die Frage ist: wo kann der Fehler dann jetzt noch liegen? Ich habe die Pins schon mal fast alle durchgepiept, und nichts gefunden. Ich kann natürlich weitersuchen mit dem Oszi, nur die Frage ist: wonach...?

    Also aus irgendeinem Grund ist CE2 high. Laut Datenblatt muss CE2 aber CE1 invertiert sein. Das klappt so natürlich nicht. Ich schlage vor das Signal an Pin 8 vom TTL abzugreifen und dann nach CE2 zu füttern. Ergibt das Sinn?



    Ich habe mal A0 angeschaut. Manchmal gibt es für circa 1s Aktivität, dann dauer-HIGH. Manchmal gibt es weiter Aktivität:



    Und gleiches bei D0 auf dem Datenbus. Manchmal kurz Aktivität, dann HIGH. Manchmal weiter so:


    Also zunächst habe ich nochmal den SRAM getestet. Der ist fein:



    Dann habe ich !CE1 getestet:



    Das ist okay, da high == aus.


    Dann !OE, das ist an, sollte aber okay sein laut detlef:



    Und auch Phi2 mal am Pfostenstecker getestet. Sieht gut aus: