1. Messung mit 5 cm langen Anschlussdrähten vom Messobjekt zum Tastkopf.
Ich benutze Tektronix TAP1500 Probes mit 1,5 GHz Bandbreite.
Die Standard Clips für die aktiven Tastköpfe haben eine Länge von ca. 5 cm.
Natürlich würde man realistischere Signalverläufe messen, wenn man die Tastköpfe direkt mit dem Messobjekt verbindet.
Bei einer Taktfrequenz von 8 MHz sollten die 5 cm langen Leitungen aber kein Problem darstellen.
2. Aktiver Busabschluss.
Stimmt, ohne Busabschluss würde es nicht funktionieren.
3. Der ECB-Bus wird nicht immer getrieben, nachdem der FDC sich den Bus geholt hat.
Das ist halt so. Das Design des FDC kann ich nicht ändern.
4. Kalibrierung des Oszilloskops.
Ich habe die Probe jetzt auf V umgestellt. A/Ohm war aber auch kein Problem.
5. RFRSH_N Signal in die Adressdekodierung einer SRAM-Karte einbeziehen oder nicht.
Die Schaltung der 128 KB SRAM Karte, die ich hochgeladen habe ist komplett. Mehr benötigt man nicht.
Meine Frage war, ob man die Adressdekodierung so designen sollte, dass RFRSH_N high (inaktiv) ist,
wenn das SRAM selektiert ist (CS_N 0 low).
Normaler Zugriff: A19-A17 =0 (über I/O-Port gesteuert), MREQ_N = 0, RFRSH_N = 1
Refresh: A19-A17 =0 (über I/O-Port gesteuert), MREQ_N = 0, RFRSH_N = 0
Wenn ich RFRSH_N = 1 also nicht dekodiere, wird der Chip-Select Eingang des SRAMs auch bei einem REFRESH aktiviert.
Da passiert wohl nichts, weil WR_N während des REFRESH nicht aktiv ist.
Weiss jemand, auf welchen Logikpegel A15-A8 des Z80 getrieben werden, während RFRSH_N aktiv (low) ist?
6. MEMTR_N Signal.
Das MEMTR_N Signal ist ein FDC-internes Signal und öffnet die Treiber für A(15:0) und für die Control-Signale wie WR_N, RDN,
wenn es low ist. Es ist an dem OE_N Eingängen der 74LS244 angeschlossen.
Ich lade zum Verständnis einige Messungen hoch. Bitte nicht zu kritisch betrachten, nur MRQ_N ist über kurze Strippen
mit dem Tastkopf verbunden.
Die Messung FDC_Hang.png zeigt eines meiner Probleme.
Der FDC holt sich den Bus, schreibt einige Bytes in den Speicher und hängt dann, BUSAK_N = 0, MEMTR_N = 0, MREQ_N = 0, WR_N = 0.
In diesem Fall gerät auf dem FDC etwas aus dem Tritt und der FDC hängt.
Es gibt auch einen anderen Fehler.
Der Datentransfer kommt von Floppy endet normal.
Das Betriebssystem ISIS-II gigt seine Sign-on Meldung "ISIS-II Ver. 4.3" aus, stürzt dan aber ab.
In dem Fall sind vermutlich falsche Daten in den Speicher übertragen worden.
Für die weiteren Messungen habe ich in den Trace gezoomt.
FDC_RD_IOPB-01 - FDC_RD_IOPB-01 zeigen, wie der FDC den Bus holt und sieben Bytes, den I/O-Parameter-Block aus dem Speicher liest.
Der FDC interpretiert den I/O-Parameter-Block und führt die angeforderte Operation durch.
FDC_WR_MEM-01 - FDC_WR_MEM-06 zeigen, wie der FDC den Bus für einen Datentransfer von der Floppy zum Speicher holt.
Dann werden einigen Bytes vom FDC in den Speicher übertragen.
Schon nach wenigen Bytes hängt der Transfer.
Das soll erst einmal alles sein für heute.
