Detailliertere Datenblätter/Infos zu MOS 6530-00x gesucht

Die Netzliste steht nun auch...

Es ist etwas ruhig, da wir fleissig am reversen sind! (Bald fertig!)

Heute sind die Drucke auf Metall eingetroffen:

Hier mal ein zwischenergebnis:

Krupp Stahl.... oder zur Not: Diebstahl

Wir werden demnächst die Pläne veröffentlichen und wenn ich es umgesetzt habe auch Verilog Code... den kannst Du ja dann in VHDL konvertieren?!

Wer sich für die internas des MCS/MOS6530 interessiert, kann hier näheres nachlesen:

MOS6530 dissected

Die versprochenen Pläne!

So... der letzte Post liegt ja nun schon eine Weile zurück. Aber vielleicht ist ja folgendes für den ein oder anderen interessant:

Aus den ursprünglichen Mikroskop-Bildern des Chips:

vektorisiere ich aufwendig von Hand ein Bild:

Nun habe ich mein Programm, welches die Netzliste des Chips aus dem Bild errechnet mal erweitert:

Es wird nun Verilog Code erzeugt, mit dem ich den Chip in Modelsim simulieren kann:

D.h. ich habe nach dem vektorisieren/polygonisieren ohne großen Aufwand eine vollständige Simulation des Chips,

gegen die ich z.B. eine Re-implementierung für den FPGA testen und prüfen kann.

Zum debuggen kann ich im Bild auch "probes" setzen; d.h. ich setze mir Messpunkte, die ich dann im Simulator

betrachten kann - ganz so als ob ich am echten Chip mit einem Logic analyzer messen würde.

Das ganze vereinfacht das Reverse Engineering extrem. Innerhalb weniger Tage konnte ich "zum Spaß"

Simulationen des 8726R1 (REU), 6702 (Dongle), 6530-004 (RRIOT/TIM) erstellen.

Ich habe heute den CIA 6526 in der H-MOS-II Version fertig vektorisiert. Intern heisst er 8521R#:

CSG8521R1 Metal vs. CSG8521R1 Vect

Gestern ist mir eine H/W zugeflogen, die als Basis für den RRIOT Ersatz dient: