Auch hier die Frage, wie liegen die Daten der SD-Karte an MISO an? Beim VIA liegt das erste zu schiebende Bit VOR der steigenden Flanke des Taktes an. Ich bin da bei den SD-Karten auch davon ausgegangen, dass das erste Bit bereits an der MISO Leitung sichtbar ist, und ich dann dieses Bit in mein Schieberegister (74LS165) ebenfalls mit der GLEICHEN steigenden Flanke übernehmen kann. Wäre das nämlich nicht so und die MISO Daten können, wie den für SPI Mode 0 beschrieben, erst mit der FALLENDEN Flanke übernommen werden, haben wir einen echten Wurscht-Käse äähh Worst-Case Fall, da der VIA den 8ten Takt beim Modus "Automatic Shift Out Via Phi2" nicht mit einer fallenden Flanke beendet, sondern den Takt auf High hält, einen IRQ auslöst und wartet, bis ich das nächste Byte in das Ausgangs Schieberegister geladen habe.
In diesem Fall müsste ich dann den SPI-Takt mit Phi2 - via ein paar Gatter - verknüpft an den 74LS165 Clock-Eingang legen und das würde dann eine Hardware-Patch-Orgie werden.
Aber eigentlich ist das doch soweit richtig...
Daten liegen an bevor die erste steigende Flanke kommt. Von der Karte kommt hier natürlich noch nichts Sinnvolles.
Wenn der Takt nach 8 Bits High bleibt (waren ja trotzdem 8 steigende Flanken!) dann stört dies zunächst nicht. Wenn dann das nächste Byte geschrieben wird, geht der Takt ja sicher zuerst auf Low, bevor dann wieder 8 steigende Flanken kommen und er wieder auf High bleibt. Das scheint mir in zumindest Senderichtung egal zu sein.
In Empfangsrichtung passt es aber auch. Die Karte wird bei einem Vielfachen von 8 Bit mit der Antwort beginnen. Die Daten sind vor den jeweiligen steigenden Taktflanken bereits stabil.
Müsste also ebenfalls gehen.
