http://pdf.datasheetcatalog.co…t/agere/LG1600FXH2380.pdf
B. Hoen
http://publica.fraunhofer.de/dokumente/N-13134.html
https://sci-hub.tw/10.1109/OFC.1997.719686 (ev. mittels eMailAdr nachfragen)
https://scite.ai/reports/selec…easurements-at-the-Yv8mPK
"Baujahr" 1997
> @dlchnr ...
> Mit Geschwindigkeit ......... kann ich ein Memory-IC stressen, wenn ich aber die angegebenen Spezifikationen einhalte,
> sagt mir das gar nichts zur Funktion eines ICs.
Es geht hier nicht darum, irgendwelche Timingzeiten auszureizen,
sondern Situationen zu simulieren, wie sie in einem laufenden Systen
ständig auftreten - das einem READ unmittelbar ein READ auf einer ganz
anderen Adresse folgt oder auf einen READ unmittelbar danach (beginnend
mit dem nächsten Clocksyklus) ein WRITE erfolgt.
Wie schon geschrieben, entging dem Memorytest von Inmos für Transputersysteme,
dass bei einem Transputerboard der Ground-Pin der DRAMs nicht angeschlossen
war!
Oder ein anderes Beispiel - ich wurde von einem Konzern beauftragt,
deren Neuentwicklung "zuverlässig" zum Laufen zu bringen. Da dort geklotzt
wurde gab es nicht ein Prototypenboard, sonder "zig" davon:
- ein Handvoll der Boards fiel beim Memorytest durch, der Fehler konnte aber
nicht gefunden werden.
- das Gros der Board bestand den Memorytest, "schmierte" aber beim Programmlauf
binnen weniger Minuten ab.
- drei der Boards liefen stundenlang, manchmal sogar ein/zwei Tage, bis dann
auch bei denen ein Programmabsturtz auftrat.
Mit dem Memorytest, den ich dann für das Board geschrieben habe, waren dann
auch bei den zuletzt gennanten drei Boards nahezu alle Speicherzugriffe
(ca. 70% bis 90%) fehlerhaft!
Eines der wichtigsten Dinge bei einem "richtigen" Memorytest ist, den Speicher auch mit der maximalen Geschwindigkeit zu testen!
Der Memorytest, den Inmos z.B: für Transputersysteme zur Verfügung gestellt hat, taugt diesbezüglich nichts - mit dem wurden schon Speicherbausteine für gut befunden, deren Ground-Pin nicht mal angeschlossen war! 
Also Geschwindigkeit ist (fast) alles bei so einem Test - für die meisten Systeme heißt das, Datenblöcke mittels DMA zwischen
internem und externem, sowie innerhalb des externen Speichers hin - und her zu kopieren.
Und kannst du den Schaltplan als PDF exportieren? Mit Eagle hab ich es nicht so.
Yep - würde auch vermuten, dass sich niemand ein Eagle installieren wird, nur um mal über einen Schaltplan drüberschauen zu können.
EDIT: ich müsste wohl den 74LS374 verwenden. clock:low = OE, clock->high = Latch. Es kommt darauf an, dass der 283 träge genug ist um den Zustand lange genug zu halten, bis das Latch erfolgreich gesetzt ist. Aber das ist mir ein wenig zu undefiniert.
Leite Dir einfach vom Bustakt mittels 74LS31 ein paar verzögerte Clockleitungen ab - zusammen mit den dann invertierten Clocksignalen sollte sich dann eigentlich immer eine Clock finden, die für eine bestimmte Aktion passt.
Ich denke, ohne CPLD/FPGA kommst Du mit 50+ chips bei weitem nicht hin - wie ich gerade auf SID-Wikipedia-Seite sehe, brauchst Du wohl allein für die 28 Register 28 Chips 
Würde den Digital-Teil mit CPLDs oder FPGAs machen - wenn's 5V sein müssen, z.B. mit M4A5-64/32-10VNC48 oder M4A5-128/64-10VNC
GEM
http://www.landley.net/history/mirror/cpm/gem.html
wobei ich auf die Schnelle nicht sagen kann, ob das ein Add-On fpr Concurrent DOS war.
Wußte gar nicht, dass sich EPSON auf diesem Gebiet betätigt hat.
Wer "embedded Video" benötigt, findet bei FDTI auch aktuelle ICs: https://www.ftdichip.com/EVE/EVEProducts.htm
Vom IBM PC-DOS gab's offenbar sogar eine Version 0.9: https://www.pcjs.org/disks/pcx86/dos/ibm/
Ob man hier nachlötet oder besser nicht?
Schaut mir eher nach Einpresstechnik aus - wenn das ordentlich gemacht ist (korrekter Bohrlochdurchmesser), bringt nachlöten nichts.
Das Foto ist für mich nicht scharf genug, um ein Aufbohren auszuschließe, meine aber doch ein Rauigkeit auszumachen, wie sie beim Abplatzen entsteht:
Würde mich wundern - das Loch ist sicherlich entstanden, als der LS "explodierte".
oh - OS 1.3 und nicht OS2 1.3 
Das ist richtig, dass das nicht korrekt ist - mir sind auch schon andere etliche Schreibfehler und Ungenauigkeiten aufgefallen - die Datenblätter scheinen mir alle recht schnell zusammengestellt worden zu sein.
Unter DOS habe ich immer mit dem Personal Editor von IBM gearbeitet, der schon mit einer Scriptsprache ausgestattet war.
http://vetusware.com/download/…ditor%20II%202.0/?id=7609
Mittlerweile nutze ich einen Nachfolger, der auf so ut wie allen Sysemen verfügbar ist (ob OS2 1.3 dazu gehört, weiß ich jetzt aber nicht - wg. parallelem Thread): http://www.tangbu.com/x2main.shtml
Da der C64 lt. Wikipedia mit rund 1MHz getaktet wird, haut das mit dem mehr als fünffachen hin (ich würde eigentlich sogar wenigstens das zehnfache vorschlagen, passt dann aber immer noch für den C64).
Dir ist bekannt, dass zumindest ein Teil der Floppy-Routinen aus dem SRAM ausgeführt werden müssen
oder besonders schnelle Routinen notwendig sind?
Oder ging real bei einer Alphatronic P2 das FDC CMD "READ ADDRES" ? Das habe ich noch gar nicht getestet - schaue das mir noch an.
Da ich anscheinend ein entsprechendes Programm hatte, sollte das ohne Probleme funktionieren - soweit ich mich entsinne, hatte ich für alle FD1791-Kommandos entsprechende Unterroutinen - nur das READ-TRACK-Kommandos funktionierte nicht.
Nein, ich würde das so interpretieren, dass mit jedem 0xF5 der CRC-Generator auf 0xCDB4 gesetzt wird - der CRC-Wert stimmt dann für drei 0xA1.
Schreibt man mit dem WRITE TRACK Kommando aber vier oder fünf 0xF5, dann hat CRC-Generator auch nach vier oder fünf 0xA1 den Wert 0xCDB4.
Yep - "However in practice the internal CRC logic is preset to CDB4 (the CRC value for three A1) each time an F5 is received. It is useful to know this information when more or less than 3 sync are used and you want to check the written CRC value,"!
Also nix von wegen "preset to ones"!
Konnte mittlerweile einige Stellen im Netzt finden, die die drei 0xA1 in die CRC-Berechung einbeziehen,
u.a. http://www.moria.de/~michael/floppy/floppy.pdf.
Scheint also tatsächlich so zu sein, auch wenn ich das aus dem Datenblatt nicht nachzuvollziehen vermag - dort steht eigentlich, dass ein 0xF5 während des WRITE TRACK Kommandos eine 0xA1 schreibt und den CRC Generator auf 0xFFFF initialisiert - da erwartet man doch, dass das dann auch bei dem zweiten un dritten 0xF5 passiert.
@Martin Hepperle : woher hast Du Deine Info zu den 3 x 0xA1 - auch nur aus den schon hier zitierten Stellen im Internet oder doch aus einem "offiziellen" Datenblatt?
Waren die HEXA Ausdruck Werte von dlchnr ( ? ID's) damals real von einer Floppydisk gelesen
Ja, stammen von einer kopiergeschützten CPM-Diskette einer Alphatronic P2 (bzw. im Fall Spur 1, Side0, Sektor 16 von einer frisch formatierten Floppy).
Hier mal alle vier Seiten, die ich diesbezüglich habe.
Ich hab's auch nicht gleich hinbekommen, als ich mal das CRC der Identifikationsmarken von damals gelesen Daten berechnete -
mit führenden 0xA1 0xA1 0xA1 0xFE Bytes hat's dann geklappt:
Ich hab' den Thread nur kurz überflogen, also z.B. nicht eruiert, was Du vor hast, bin aber über diesen Satz gestolpert.
Mit einem READ-TRACK command an den FDC 1791 werden die RAW (binärroh) Daten ausgelesen. Das funktioniert, soweit ich mich erinnere, mit der Alphatronic P2 (vermutlch sogar mit den meisten FD-Controllern, die den FD1791 benutzen) nicht.
Da ich mich noch erinnerte, das der FD1791 beim READ-TRACK Kommando irgendein Pin nicht betätigt wird, hab' ich mal die Scans meiner Aufzeichnung überflogen und die folgende Seite gefunden:
"RG wird während des Read-Track-Kommandos nicht aktiviert"
Das sollte lt. meiner Erinnerung dazu führen, dass keine saubere Read Clock gewonnen werden kann.
Ich konnte jedenfalls mit diesem Kommando nie eine komplette Spur einlesen.
Wärmeleitpaste
Aus dem TTL-Grab vermag ich kaum Rückschlüsse auf die Funktion zu ziehen (sind auf dem Foto auch nicht alle toll zu erkennen).
Allerdings bilden die Widerstände keinen Eingangsspannungsteiler, sehen mir eher nach einem Leitungsabschluss aus (kommt ihr auch auf 180 und 390 Ohm - Abschlusswiderstand wäre dann 120Ohm), auch meine ich eine "Paarung" in der Leitungsführung zu erkennen, so dass ich eher was kommunikatives erwarten würde.
Jemand eine Idee, was der PLCC für einer ist?
Custom ASIC von LSI Logic!?
