Ist das laut ebay AGBs explizit verboten?
IMHO steht auf der verlinkten Seite, dass "Der Artikel steht nicht mehr zum Verkauf" durchaus ein zulässiger Grund für den Abbruch einer Auktion ist. Und dass ein Abbruch nur dann ausgeschlossen ist, wenn es sich um eine Auktion handelt mit weniger als 12 Stunden Restlaufzeit, und schon Angebote über dem Mindestpreis vorliegen (oder Gebote vorliegen und gar kein Mindestpreis gesetzt war).
Ob man diese Regeln angemessen findet, ist eine andere Frage...
JLCPCB ist OK. In den meisten Fällen der preisgünstigste mir bekannte Fertiger, und bei der Platinenfertigung habe ich da noch nie Probleme gehabt. (Beim Bestückungsservice hat es mal gehakt, aber auch da ist das Angebot kaum zu schlagen, solange man mit den von JLCPCB angebotenen Bauteilen auskommt.)
DHL ist ein ganz guter Kompromiss für den Versand. Es dürfte aber noch eine "Servicepauschale" für die Abwicklung der Einfuhrumsatzsteuer anfallen, die DHL dann direkt bei Dir kassiert -- in DE sind das 6 Euro, meine ich. Die Freigrenze, unter der keine Steuer kassiert wird, ist ja zum 1. Juli gerade so weit gesenkt worden, dass man (incl. Versandkosten) in der Regel darüber liegen wird. Ich habe zuletzt meist "EuroPacket" als Versandmethode gewählt. Da werden mehrere Sendungen gebündelt, per Express nach Europa geschickt und verzollt,; ein Dienstleister vor Ort schickt sie dann als Einzelsendungen weiter. Steuer und Bearbeitungsgebühr sind hier schon in den JLCPCB-Versandkosten enthalten.
Noch kurz zum SMD-Löten: Das Geheimnis ist "mehr Flussmittel!". 
Ich "hefte" SOICs und QFPs zunächst an zwei gegenüberliegenden Ecken mit Einzel-Lötstellen an, gebe dann Flussmittel an die Pin-/Pad-Reihen, und ziehe einfach mit dem Lötkolben (mit etwas Lötzinn an der Spitze) über jeweils eine kompletten Pin-Reihe. Es gibt dazu spezielle Lötspitzen mit Hohlkehle, die die Dosierung des Zinns vereinfachen, aber mit der konventionellen Meißelform geht es auch.
Es gibt diverse Videos auf Youtube, bei denen man sich das abschauen kann, z.B. hier:
Drag soldering SMD parts with a flux pen - YouTube
Professional Hand Soldering Training - SMT, The Art of Drag Soldering and Fine-Pitch QFP - YouTube
Dass sie bei nicht rechtwinkligen Layouts einen Frame einfügen, der mit Mousebites verbunden wurde, steht aber auch da. (Ich interpretiere das "nicht gerade Kante" mal als das.
Das war eine Platine im DIP-Format, die an der einen Schmalseite eine kleine halbrunde Kerbe hatte (Kennzeichnung für die Pin-1-Seite). Das hätte man problemlos direkt einspannen können, denke ich; die chinesischen Fertiger können das jedenfalls. Aisler hat nicht nur Mousebites drangelassen, sondern einen davon mitten in diese Kerbe gesetzt -- so dass ich die liebevoll von Hand ausfeilen durfte, bei diversen Exemplaren.
Die Platine war übrigens auch größer als die Mindestmaße, unter denen lt. Specs ein Frame hinzugefügt wird. Und wenn die Aislers denn Mousebites machen wollen, könnten sie das ja vielleicht in ihrem "garantierten Preview" anzeigen?
Ich kann nicht verhehlen, dass ich enttäuscht bin von Aisler. Schade; ich wollte die wirklich mögen, weil ich einen europäischen Lieferanten für meine Hobby-Projekte gut fände. Aber das Preis/Flexibilität/Ärger-Verhältnis hat für mich nicht gepasst.
Mit Aisler bin ich nicht recht glücklich geworden. Anfangs waren sie bei kleinen Boards preislich noch recht attraktiv (insbesondere wenn man die Kosten für einen halbwegs schnellen Versand aus China mit gegenrechnet). Aber inzwischen haben sie die Preise ordentlich erhöht. Und für diese Preise, bei gleichzeitig gegenüber der chinesischen Konkurrenz deutlich reduzierten Möglichkeiten, ging mir dann doch zu viel schief bei Aisler:
Bohrer größer als spezifiziert gewählt; Platine mit "Mousebites" zum Selbst-Abschleifen statt der bestellten und online angezeigten äußeren Kontur (und einen Mousebite auch noch mitten auf eine nicht-gerade Kante gelegt); Konturfräsung völlig aus dem Ruder und ins Kupfer gelaufen. Das waren drei verschiedene Bestellungen bei Aisler... Und auf Antworten auf Email-Nachfragen oder Mängelanzeigen konnte man sich leider auch nicht verlassen.
Na, Diddl hat offenbar nicht dort bestellt. Sonst wäre sein Preview nicht blau, denn das kann Aisler ja nicht...
Das sieht doch gut aus! Und wenn noch irgendwo eine Macke drauf ist: Durch Patch-Drähte fließt der Strom genau so gut . 
Der Zeichensatz im Bestückungsaufdruck (Pin-Namen) könnte etwas klein sein; mal sehen, ob man das noch lesen kann. Aber das täte der Funktion ja nun wirklich keinen Abbruch... Die Fertiger können übrigens alle auch auf der Unterseite einen Bestückungsaufdruck machen, ohne Aufpreis. Da hättest Du noch reichlich Platz für Deinen Namen, Deine Web-URL, eine Versionsnummer der Platine etc. Finde ich ganz empfehlenswert, falls Du mal Platinen weitergibst.
Und, hast Du Dir den teuren Express-Versand geleistet oder bist Du geduldig? Beim schnellen Versand schmerzt das Missverhältnis von Versandkosten zu Platinenpreis, beim langsamen das Missverhältnis von Fertigungs- zu Transportzeit... 
Naja, vor lauter Lötschutzlack sieht man ja fast kein Kupfer mehr ...
Durch den üblichen grünen Lötstopplack (und auch roten oder blauen) sieht man sehr kontrastreich, wo Kupfer ist und wo das schiere FR4-Material. Das ist zum Nachverfolgen der Leiterbahnen bei der Fehlersuche ja auch wünschenswert. Bei schwarzem oder weißem Stopplack sieht das anders aus; die kenne ich nur in ziemlich stark deckend. Sieht cool aus, ist aber bei Problemen in der Schaltung eher lästig.
Bei den guten alten DIP-Packages ist es halt nett, dass man sich noch nachträglich entscheiden kann, ob man Sockel einsetzen will oder nicht. Das geht bei PLCC eher nicht, da muss man sich für SMD oder Through-Hole-Footprint entscheiden.
Den ATF1504 kannst Du ja via JTAG auch in der Schaltung programmieren; den kann man also durchaus einlöten. Dann würde ich aber gleich auf das TQFP-Package gehen, denke ich. Das ist nochmal kleiner, und lässt sich über "Drag Soldering" gut löten.
Das RAM kann man offenbar ohne Weiteres einlöten -- das EPROM aber eher nicht. Da bleibt wohl nur PLCC oder DIP im Sockel?
Die Frage ist aber, warum das "üblich" ist, und ob es Vor- oder Nachteile bringt.
Das ist 'ne berechtigte Frage, klar. Drei Punkte fallen mir ein:
Dazu kommt aber, wenn ich ehrlich bin, der Punkt "Sehgewohnheiten". Ich finde, eine Platine mit durchgehenden Kupferflächen sieht einfach besser aus. 
Wie Sprint Layout Masseflächen handhabt, können die Sprint-Kenner hoffentlich noch erläutern. Nur noch ein allgemeiner Hinweis: Kupferflächen stehen zu lassen, die nicht an einem definierten Potential (Masse oder Versorgungsspannung) angeschlossen sind, gilt allgemein als ungünstig. Solche "im Wind flatternden" Kupferflächen können evtl. die EMV-Eigenschaften der Platine verschlechtern, indem sie als Sendeantennen wirken für kapazitiv eingekoppelte Signale von benachbarten Leiterbahnen.
Es ist üblich, dann trotzdem in allen ungenutzten Flächen das Kupfer stehen zu lassen und durch großzügig verteilte Vias die Flächen auf Ober- wie Unterseite zu verbinden -- bis überall GND angeschlossen ist. Bei Kicad, Eagle & Co. geht das so, dass man auf beiden Seiten jeweils einen durchgehenden "Ground Pour" über die ganze Platinenfläche definiert. (In Eagle muss man dabei explizit wählen, dass man "Orphans" -- also verwaiste, nicht angeschlossene Flächen -- nicht behalten will; bei Kicad ist da immer so.) Dann lassen die Programme bei Ausrechnen der Kupferflächen die Bereiche zunächst frei, die nicht an eine erreichbare GND-Leiterbahn angeschlossen werden können. Man fügt dann Vias hinzu, bis überall nicht-verwaiste Kupferflächen auf GND-Potential entstehen.
Vielleicht kann Sprint Layout das ja in ähnlicher Weise. Diese Vias würde ich aber erst ganz am Schluss hinzufügen, wenn die Leiterbahnen alle final verlegt sind; sonst sind einem die Vias dabei dauernd im Weg.
Sind das Röntgenaufnahmen?
Bei einem Spionage-Einsatz unter Lebensgefahr nachts mit Infrarotlicht geschossen, war meine Theorie.
Hier nochmal ein Vorschlag für die Führung der Versorgungsspannungen und die Platzierung der Kondensatoren.
Wenn Du die Platine insgesamt nicht breiter machen möchtest als den Port-Stecker, würde ich die Kondensatoren für GAL und Register etwas unkonventionell zusammen zwischen den ICs platzieren. So bleibt links eine Rasterbreite Platz für breite GND und +5V-Leitungen. Weil zwischen GAL und Register diverse Datenleitungen laufen müssen, sind die Kondensatoren nach außen versetzt.
(Der Port-Connector ist hier durch eine Pfostenreihe angedeutet, weil ich den richtigen Footprint nicht da hatte.)
Im Datenblatt des GAL steht, dass man I und IO Pins unbeschaltet lassen darf, auch CLk und OE, wenn man sie im Jedec nicht verwendet.
Stimmt, wenn Du ein modernes Atmel ATF16V8 verwendest, dann haben die interne Pullups. Die älteren GALs, z.B. Lattice GAL16V8..., haben das aber nicht; deren Datenblatt empfiehlt explizit, die unbenutzten Eingänge extern auf einen definierten Pegel zu legen. Würde ich also machen, um mit allen GAL-Varianten kompatibel zu sein -- falls jemand noch was älteres aus der Bastelkiste verarbeiten möchte.
Alles anzeigenStatt das vom C64 kommende R/W direkt ans SRAM zu legen, könntest Du im GAL ein Signal erzeugen, das R/W mit dem "SRAM write enable" verknüpft, und dieses Signal als /WE ans RAM führen. Ausgänge sind im GAL ja noch frei.
Naja das könnte man so machen.
Das habe ich auch angedacht.
Aber es ist letztlich ein Draht mehr, der nicht nötig ist.
Schreiben ins RAM zu unterbinden ist leicht, einfach das CS High lassen ...
Ah, OK. Du würdest also das /CE für das RAM setzen, aber nur bei Lesezyklen (wenn der Schreibschutz gesetzt ist). Passt das vom Timing her? Nicht dass man /CE schon gesetzt hat, dann kommt das /Write-Signal vom C64, und das GAL versucht hektisch, das /CE wieder wegzunehmen?
So kann man auch kleinere EPROM verwenden, die da +5V brauchen ...
Ah -- stimmt, war mir gar nicht aufgefallen, dass die nächstkleineren 512er EPROMS ja gleich zwei Pins kürzer sind. Dann ist der NC-Pin der großen 1024er EPROMS vermutlich genau dafür gedacht, und man darf sich darauf verlassen, dass da chip-intern nichts angeschlossen ist.
ZitatJa das soll so sein.
Über das D-Latch selektiert man RAM oder ROM.
Und das GAL steuert die Chip Select.
Insofern muss man dem GAL quasi mitteilen was eingestellt ist.
Das war schon klar soweit. Dazu hast Du ja das "SRAM Select"-Bit aus dem Register. Aber wozu ist das zusätzliche "SRAM write enable"?
Statt das vom C64 kommende R/W direkt ans SRAM zu legen, könntest Du im GAL ein Signal erzeugen, das R/W mit dem "SRAM write enable" verknüpft, und dieses Signal als /WE ans RAM führen. Ausgänge sind im GAL ja noch frei.
Ach so, noch was, falls Du nochmal etwas umräumen willst -- und als Empfehlung für zukünftige Layouts:
Bei Layouts mit DIP-Packages würde ich konsequent alle Bauteile ins 1/10" Raster setzen. Bei den um ein halbes Rastermaß in der Senkrechten versetzten RAM und ROM-ICs ist es nur ein kosmetisches Thema. Aber beim GAL holt es Dich ein, dass Du es um 0.05" in der Horizontalen versetzt hast: Nach rechts verschwendest Du den Platz, und links fehlt er Dir für den Kondensator. (Der hat sowohl zum IC als auch zum Rand sehr knapp Platz, und passt seinerseits nicht mehr ins Raster.)
Auch die Cs würde ich immer ins 1/10" Raster platzieren. Außerdem würde ich sie (aber das gehört jetzt wieder in den Bereich "Zwangsneurose" ) in der gleichen Weise relativ zum IC positionieren. Die Platzierung, die Du für den C beim RAM gewählt hast, finde ich am "saubersten", und es gibt keinen Grund, die anderen Cs nicht genau so anzuordnen.
EDIT: Gerade sehe ich, dass Pin 11 des GALs auch unbeschaltet ist (Input 9 oder /OE, je nachdem, welchen GAL-Modus Du verwendest.) Der sollte auch auf GND, denke ich. -- So viel zum Thema "es fällt einem immer noch was ein..." 
Guten Morgen! Ein paar Kommentare hätte ich noch...
Elektrisches/Mechanisches:
Logisches:
Kosmetisches:
(Tut der Funktion keinen Abbruch, aber "sieht nicht aus". Ich oute mich hier mal als Zwangsneurotiker.)
Falls Du nochmal "umgraben" willst: Ich denke, Du könntest noch nachträglich klarer strukturierte Masse- und Versorgungsleitungen unterbringen, ohne allzu viel umzuräumen. Weitgehend hast Du das schon so gemacht:
Sorry, das ist 'ne lange Liste. Das meiste ist aber nicht "Pflicht".
Viel Erfolg im Endspurt!
Nein, warte lieber noch bis übermorgen mit dem Bestellen! Man findet immer noch was, wenn man nochmal draufstarrt; entweder eine Macke oder ein nettes Zusatzfeature. Und dann noch was. Und meistens noch was... Und dann natürlich immer noch was, wenn man den Auftrag rausgeschickt hat und er nicht mehr storniert werden kann.
Ich schau morgen auch noch mal drauf, wenn ich wieder richtig wach bin. So auf die Schnelle (und ohne vergleichenden Blick auf den Schaltplan) nur eine kleine Nörgelei an den Kondensatoren: Bei zweien muss, wenn man die kleine Variante im 2.5 mm Raster bestückt, eins der Beine ins quadratische Pad -- beim dritten muss aber genau dieses Pad frei bleiben, wenn ich das richtig sehe. Und dem vierten C hast Du gar nicht die Option für die größere Bauform spendiert; das würde schon noch passen mit den Leiterbahnen. (Die passen ja auch zwischen den C-Pads durch.)
Die Beschriftung (Bestückungsaufdruck) hast Du nicht gezeigt. Dabei kann man auch Sachen vergessen oder unglücklich anordnen, über die man sich später ärgert. Es lohnt sich nach meiner Erfahrung auch da, das nochmal einen Tag liegen zu lassen.
Erstmal gute Nacht! Morgen früh unter der Dusche fällt Dir bestimmt auch noch 'ne Änderung ein...
Habe mir einen selber gebaut. Für kleinere Basteleien reicht es vollkommen aus.
1 x 5V - 1A
1 x 12V - 2A
1 x 1-12V regelbar mit 2A
Für ein Labornetzteil finde ich eine einstellbare Strombegrenzung am wichtigsten -- damit bei Fehlfunktionen der Elektronik oder des Entwicklers möglichst wenig kaputtgeht. Hast Du die auch drin?
(Das KA3005P, das ich oben erwähnt habe, kann übrigens bei Überstrom wahlweise begrenzen oder direkt ganz abschalten. Ein nettes Features, das ich auch noch vergessen hatte zu erwähnen.)
Um noch mal ein Modell zu nennen, das tatsächlich im anfangs genannten Preisrahmen bleibt:
Korad KA3005P Labornetzteil, 99,00 € - Welectron
30V 5A, mit Einstellung über Encoder-Drehknopf und digitaler Anzeige (10 mV, 1 mA), längsgeregelt, schön kompakt. Braucht einen internen Lüfter, aber der ist in der aktuellen Version temperaturgeregelt und bei niedriger Last kaum hörbar. Ein China-Produkt, aber intern sehr ordentlich aufgebaut -- die Probleme, die vor Jahren in den frühen Versionen kritisiert wurden, hat der Hersteller durch wiederholte Modellpflege abgestellt.
Ich habe zwei davon und bin sehr zufrieden. Leider in der aktuellen Weltmarktlage nicht immer lieferbar, sondern offenbar nur phasenweise, wenn wieder ein neuer Container eingetroffen ist.
EDIT: Ach ja, und aus der Ferne steuerbar ist es auch, über USB und RS-232. Das habe ich noch nicht wirklich genutzt, aber zusammen mit ebenfalls "vernetztem" Multimeter, Oszilloskop, Funktionsgenerator... lassen sich z.B. automatisierte Langzeitmessungen realisieren.
Ja, jetzt sind die Bilder sichtbar, danke!
Dein Projekt nimmt ja schnell Formen an, sehr schön. Bei der Protoptypkarte fällt mir auf, dass die Pads des Edge Connectors abgerundet sind. Ich denke, das ist auch problemlos möglich, vielleicht sogar besser, weil die Pads sich nicht an den Ecken abheben können. (Auch wenn mir das nur bei sehr alten, vermutlich oft gesteckten Karten mal begegnet ist.)
Ich kann leider die beiden Bilder nicht öffnen, "unzureichende Bereichtigung". Das ist mir bisher bei Links oder Anhängen im Forum noch nicht passiert. Kannst Du bitte mal schauen, ob Du irgendwelche speziellen Einschränkungen gesetzt hast? Danke!
Alles anzeigenLeider habe ich keine Ahnung wie groß Löcher sein sollen, wie dick Leitungen sein sollen, wie nah Leitungen zueinander sein dürfen.
Es zeigt zwar den Strom an, der maximal fließen darf, aber nicht ob das überhaupt noch produzierbar ist.
Auch die Durchkontaktierungen hab ich nur nach Gefühl gemacht: 0,1mm Loch und 0,4mm Cu Ring.
Ich hab gegoogelt aber konnte keine "Empfehlungen" finden.
Was in der Fertigung maximal möglich ist, sagen einem die Platinenhersteller. Zum Beispiel JLCPCB hier: https://jlcpcb.com/capabilities/Capabilities. Da sind die minimalen Leiterbahnbreiten, Abstände, Bohrduchmesser etc. angegeben. Die "richtigen" PCB-CAD-Programme können diese Regeln automatisch berücksichtigen und die Platinenfertiger bieten oft "Design Rule"-Dateien an, die man direkt in die Programme übernehmen kann. Aber man kann natürlich auch von Hand sinnvolle Parameter in seinem CAD-Programm einstellen.
In den JLCPCB-Specs kann man direkt sehen, dass Dein Bohrdurchmesser für die Vias deutlich zu klein ist. 0,3mm müsssen es für zweilagige Layouts mindestens sein. EDIT: Und mindestens 0.6 mm Cu-Durchmesser.
Die übrigen Specs sollte man auf keinen Fall ausreizen, nur "weil's geht". Wenn Du ein Layout planst, bei dem jeweils nur eine Leiterbahn zwischen benachbarten DIP-Pins durchgeführt werden muss, dann muss die Leiterbahn auch nicht 5 mil breit sein. 10 mil sind meine persönliche "Standardbreite" für unkritische Layouts, da kommt man zwischen benachbarten SMD (SOIC) Pins durch. Für reine DIP-Layouts darf es auch noch etwas breiter sein.
EDIT: Wenn Du ein Raster von 25 mil für die Position der Leiterbahnen wählst, dann bieten sich 12 mil für die Breite an. Dann halten sich Breite und Abstand der Leiterbahnen schön die Waage und die Platine ist maximal unkritisch in der Fertigung.
Leiterbahnen für Stromversorgung und Masse dimensioniere ich in meistens auch "nach Gefühl". 50 mil sind in aller Regel reichlich; wenn Platz ist, nehme ich (insbsondere für lange Leitungen, die diverse ICs versorgen) auch 100 mil. Man kann mit diversen Online-Rechnern aber auch ausrechnen lassen, welche Erwärmung und welcher Spannungsabfall sich bei welchen Leiterbahnmaßen ergeben. Dazu braucht man die Dicke der Kupferlage; 35 µm scheint der Standard zu sein, den man bei den üblichen Low-Cost-Fertigern aufpreisfrei bekommt.
Disclaimer: Ich bin auch nur Amateur! Vielleicht haben die Profis hier noch andere Hinweise.
Das sieht doch schon mal nicht verkehrt aus! Der Grundansatz "alle horizontalen Leiterbahnen auf die eine Seite, alle vertikalen auf die andere" ist auf jeden Fall gut. Damit braucht man vielleicht die eine oder andere Durchkontaktierung mehr, aber die kosten beim freundlichen Platinenfertiger ja nicht extra. Und man kommt "im Prinzip" auf jeden Fall durch mit dem Layout.
Eng wird es dann entweder, wenn man diverse Leiterbahnen parallel verlegen muss (insbesondere Busse) und dafür einfach kein Platz mehr auf der Platine ist. Dann kann man entweder die Leiterbahnen noch dünner und enger benachbart legen, innerhalb der Grenzen, die die Design-Regeln des Platinenfertigers setzen -- oder man muss halt die ICs weiter auseinander platzieren und die Platine größer machen. Aber ich denke, dieses Problem hast Du hier gar nicht.
Andererseits kann es mit den Durchführungen zwischen IC-Beinen knapp werden -- das könnte Dich beim GAL treffen, wenn Du die obere Pin-Reihe anschließen willst. Auch hier geht es einerseits "mit Gewalt": Design-Rules, die es erlauben, zwei Leitungen zwischen benachbarten DIP-Pins durchzuführen, dürften alle Fertiger unterstützen. Wenn Du aber den sportlichen Ehrgeiz hast, das zu vermeiden und mit konservativen Layout-Parametern auszukommen, sollte das auch machbar sein. Du hast ja gerade beim GAL noch einige Freiheiten, wie Du die Pinbelegung wählst.
Evtl. kann es sinnvoll sein, das GAL um 180° zu drehen, wenn das die Verdrahtung der oberen Pin-Reihe entspannt? Habe ich aber in keiner Weise durchdacht... Falls Du das GAL drehst, bitte wenn irgend möglich auch den '273 drehen -- ICs in wechselnden Orientierungen auf der Platine zu platzieren ist "hässlich".
Ach so, noch ein Nachtrag: Die +5V und Masse-Leitungen solltest Du frühzeitig verlegen oder wengstens planen!
Diese Leiterbahnen zuletzt noch irgendwo dazwischen zu pfriemeln, ist Mist. Das sieht dann nicht nur schlecht aus, sondern kann schlimmstenfalls tatsächlich zu Funktionsproblemen führen. (Bei so einer kleinen Platine und überschaubaren Taktraten ist es aber wahrscheinlich nicht so kritisch.)
Unterstützt Sprint Layout eigentlich Masseflächen, kann also die frei bleibenden Teile der Platinenfläche automatisch mit Flächen füllen, die an Masse (oder 5V) angeschlossen sind?
Edit: Die +5V und Masseleitungen bitte dicker ausführen als die Signalleitungen. Bei den Kondensatoren hast Du die 5V-Leiterbahnen ja schon gezeichnet, die sind unnötig dünn. Man möchte hier kleine Widerstände und Impedanzen, um Stromspitzen effektiv abfangen zu können.
Wenn man die Chips 30 (?) Grad schief stellt, kann man das gerade durchverbinden.
Das sieht dann aber schräg aus.
Wurde tatsächlich gelegentlich so gemacht, aber eher in der Zeit, als man Layouts noch auf Folie geklebt hat. Da war es tatsächlich lästig, die Knicks in den Leiterbahnen zu verlegen. (Zum Beispiel bei dem DTACK Grounded 68000-Board unten.)
Beim heutigen Layout-Entwurf am PC "kostet" es ja nix, einen Knick in die Leiterbahn zu zeichnen. Ich würde die ICs also sicher nicht schräg stellen. Persönlich würde ich sogar den senkrechten Versatz um 50 mil zwischen RAM und ROM vermeiden, und lieber alle ICs im 0.1" Raster positionieren. In diesem Fall also RAM und ROM unten bündig. Das ist funktionell natürlich völlig wurscht, aber die fertige Platine sieht nachher ordentlicher aus. Ist aber reine Geschmackssache!
Diddl -- hast Du Dir das weitere Routing schon in groben Zügen überlegt? Ein Vorteil der größeren CAD-Lösungen, bei denen man erst den Schaltplan eingibt, ist ja, dass man bei der Positionierung der Bauteile die fälligen Verbindungen schon als "Luftlinien" angezeigt bekommt. Das hilft dabei, eine sinnvolle Platzierung zu finden. Bei reinen Layout-Malprogrammen muss man das halt im Kopf oder mit einer Bleistiftskizze machen.
Die Positionierung von RAM und ROM zueinander sieht auf jeden Fall sinnvoll aus, aber evtl. willst Du die Gruppe später noch drehen oder relativ zum Exapansion-Port oder den kleineren ICs verschieben. (Ich würde denken, dass das Register am besten auch parallel zu RAM und ROM liegt, so dass Du den Datenbus weiter durchverdrahten kannst? RAM und ROM vielleicht auch lieber parallel zum Port-Stecker orientieren?) Da zeigt sich dann, wie gut Sprint Layout auch solche Umbauaktionen unterstützt.
Viel Erfolg mit dem weiteren Layout!
Jup, siehe Fotos über dem Post.
Ja, danke -- wir hatten quasi gleichzeitig gepostet.
Ich drücke die Daumen, dass Du das (offenbar etwas exotische) Netzteil repariert bekommst. Wäre schade, wenn dieses schöne und ungewöhnliche Gerät nicht wieder zum Leben zu erwecken wäre.
Wie sieht es mit den 8,2 V NiMh Akkus aus,
Weisst du wo sich diese befinden im Netzteil oder in dem Diskettenlaufwerk, oder im Rechner selbst,
der Rechner müsste noch intern eine RTC Batterie Knopfzelle haben,
Die Akkus müssen doch wohl im Notebook selbst sein?!
Das modulare Konzept, mit dem abnehmbaren Diskettenlaufwerk und Trackball, zielt doch darauf ab, ein möglichst kleines Notebook zum Mitnehmen zu haben. Aber doch hoffentlich mit Akkus an Bord, sonst wäre das Grundgerät allein doch völlig zweckfrei.
Wenn die Fusion-Integration für Dich einen echten Nutzen bringt, ist das sicher ein gewichtiger zusätzlicher Grund, EAGLE auszuwählen. Es gibt ja einige Signale, dass Autodesk EGALE primär als Teil einer CAD-Komplettlösung sieht und die Stand-Alone-Version irgendwann auslaufen lassen könnte.
EDIT: Anscheinend werden tatsächlich schon seit letztem Jahr keine neuen Stand-Alone-Lizenzen für EAGLE mehr angeboten? Laufende Lizenzen konnte man aber wohl noch verlängern. Aber man darf dann wohl fest davon ausgehen, dass die ein Auslaufmodell sind.
Wenn man auf das mechanische CAD keinen Wert legt, bedeutet die Komplettlösung nur unnötige Komplexität und Kosten. Wenn man die Kombination aber wirklich nutzt, bedeutet es hoffentlich einen halbwegs attraktiven Paketpreis und eine gute Integration.
Zu Deinen UI-Präferenzen: Hach, wenn die CadSoft-Mannschaft das noch erleben dürfte, dass jemand das User Interface als Grund für EAGLE nennt! 
Die mussten sich ja ca. zwei Jahrzehnte lang anhören, wie verstaubt und verquer ihr UI ist. (Und das nicht zu Unrecht: Krude Icons, unerwartete Bedienlogik, proprietäre Skriptsprache etc. waren allesamt "im Angebot".) Irgendwas müssen die Jungs bei Autodesk ja richtig gemacht haben in den letzten paar Jahren?
ganz grober Unfug ist es, dass Änderungen im Schema nicht in das Layout übernommen werden, wenn der Layouter nicht parallel geöffnet ist. Dann grüßt eine große Fehlerliste.
Der Ansatz ist bei EAGLE halt ein anderer; beide Programmteile (Schaltplan und Layout) halten einander immer automatisch auf dem Laufenden. Der Vorteil ist, wie Du schon angemerkt hattest, dass man auch bei der Layout-Berabeitung direkt Dinge ändern kann, die dann automatich in den Schaltplan übernommen werden, ohne explizite Back-Annotation.
Bei meiner EAGLE 7.x-Version (die letzte mit Dauerlizenz) wird ein fetter, schwarz-gelb gestreifter Warnbalken am oberen Bildschirmrand angezeigt, wenn man nur eines der Programme geöffnet hat. Der weist darauf hin, dass die Synchronisation der Daten dann nicht funktioniert, und ist so aufdringlich, dass er wirklich nicht zu übersehen ist. Ist das bei der aktuellen Abo-Version weggefallen?
Ich wäre wahrscheinlich bei EAGLE geblieben, wenn sie nicht auf das Abo-Modell umgeschwenkt wären. (Und das, nachdem Autodesk nach der Übernahme im EEVBlog-Forum explizit versprochen hatte, dass das nicht geplant sei.) Ich möchte mich nicht in ein Abo-Modell "einsperren" lassen, bei dem es dem Anbieter jederzeit freisteht, die Preis-Schraube anzuziehen, Hobby-Lizenzen ersatzlos zu streichen, und mir schlimmstenfalls den Zugang zu meinen älteren Designs unmöglich oder unerschwinglich zu machen. Daher bin ich Anfang des Jahres auf KiCad umgeschwenkt.
