Hallo Jochen,
schau Dir einfach mal die Pin Configuration der beiden Bausteine an:
Wenn Du einen 41256 in einen 4164 Sockel steckst, liegen A8 fest auf Vbb und A7 auf Vcc.
Korrektur - ich hatte einen 4116 erwischt 
PIN1: A8 beim 41256 ist beim 4164 NC
Du hast also beim 4164 eine 2^8x2^8 = 64k Matrix und beim 41256 eine 2^9 x 2^9 = 256k Matrix
Das Adress-Ansteuerungssystem bei DRAM ist zur Verkleinerung der Chipstruktur im sog. Multiplexing aufgebaut. Die Speicherzellen im Inneren werden, vereinfacht gesagt, in eine Matrixstruktur gebracht. Bei einem 4164 liegen quasi 256 Spalten x 256 Zeilen im Chip vor, und an jedem Kreuzungspunkt sitzt ein kleiner Kondensator, der die Information für 1 Bit enthält. Insgesamt also 65536 = 64k Kondensatoren = Bits. Zum Adressieren, welche Spalte bei einem Zugriff ausgewählt werden soll, braucht man dann eine 8-Bit-Adresse (0-255), Gleiches gilt dann auch für die Zeile.
Also wird der erste Teil der Adresse (untere 8 bzw. 9 Bits) an A0 bis A7 (bzw. A8) angelegt und die Gültigkeit über die RAS-Leitung (Row Address Strobe) signalisiert - damit wird die Spaltenadresse der gewünschten Speicherzelle signalisiert. Als nächstes wird die Zeilenadresse der Speicherzelle (obere 8 bzw. 9 Bits) an A0 bis A7 (bzw. A8) angelegt und deren Gültigkeit über die CAS-Leitung (Column Address Strobe) signalisiert. Damit ist die Speicherzelle in der Matrix durch Row und Column klar, und der dort gespeicherte Bit-Wert wird am 1-bittigen Ausgang als Ergebnis angelegt.
Dank Multiplexing kriegst Du also durch 8 Bit Adressbus eben 2x8 = 16 Bit Adressen raus, und durch ein Bit mehr als Adresspin dann eben 2x9 = 18 Bit Adressen. Macht im ersteren Fall also 256x256=65536 Adressen = 64k, im letzteren dann 512x512=262144 Adressen = 256k.
Hoffentlich hab ich's verständlich formuliert...
