Klar, der musste ja kommen. 
Aber ich liebe Loriot auch.
Posts by funkenzupfer
-
-
Dieser Schwinger in den negativen Bereich kahm mir auch komisch vor (ohne das jetzt werten zu können, ob das normal, oder irgendwie schlecht ist...). Wenn ich z.B. das Taktsignal von nem C64 messe, sehe ich da keinen solchen Schwinger...
Ich bezieh mich mal auf das Bild in Post #252.
Wenn du mit der Tastkopfspitze das Signal am CLK-Pin abgreifst und den Ground in der Nähe der Messtelle anschliesst und nicht in der gefühlten Entfernung von Erde-Mond sieht das Oszi bestimmt besser aus.
Zum Tastkopfabgleich habe ich einen Artikel in der Load #5 geschrieben: Wer viel misst misst Mist.
wo ist die Nulllinie bei dem Oszibild ?
Die Grundlinie des Signals ist das umgedrehte T ziemlich genau in der Mitte des Bildschirms. Ist meine Vermutung.
-
Aber, darf ich dir die Kiste vielleicht einfach mal zuschicken und du feuerst solange schwere Geschütze auf das Teil ab, bis es wieder läuft...?
Ja, darfst du. Aber vor der CC macht das keinen Sinn. Wegen fehlender Zeit.
Und danach kann es auch länger dauern.
-
Was, wann, wo ist die CC ?
Classic Computing 2024 – HauptseiteKaum ist die Classic Computing 2023 beendet, laufen bereits die Planungen für die nächste Classic Computing an.www.classic-computing.de -
Da hat sich wieder etwas überschnitten.
-
Mir ging gerade durch den Kopf:
Das Level 1 Basic benutzt auch den Stack. Also kann der Speicher nicht komplett kaputt sein.
Aber vielleicht/wahrscheinlich wird der Stack unter Level 1 und 2 anders benutzt bzw liegt in anderen Speicherbereichen.
Das könnte das unterschiedliche Verhalten erklären.
Wie gesagt, ab jetzt nur mit schweren Geschützen.
-
Unsere Post haben sich überschnitten.
Das mit dem C ist interessant.
Aber die schweren Geschütze bleiben.
-
Sehr gut. Oder auch nicht.
Das Level 1 Basic erkennt 16kB RAM. Ist ja nicht ungewöhnlich. Und der Speichertest des Basic ist auch nicht das komplizierteste.
Ich fürchte wir müssen jetzt schwere Geschütze auffahren. Ein Oszi entspricht dabei einem Kleinkalibergewehr.
Kommst du zur CC ? Oder kannst du zur CC kommen ?
-
Keine Hektik.
Aber 'nen Burger wuerde ich auch nehmen.
-
Es kann ja auch ein Fehler in der RAM-Ansteuerung vorliegen.
Was sagt denn das PRINT MEM ?
-
Was mir dazu gerade noch einfällt... Ich habe noch so nen RAM-Tester da... Aber ich schätze mal, dass der mit dem RAM aus dem TRS-80 nicht zurecht kommt...?
Im TRS80 muessten 4116er sein.
Es ist ein Versuch wert, aber ich halte nichts von den Dingern. Weil timing-relevante Tests koennen die auch nicht.
-
Das testet das RAM doch...
Ein RAM-Test ist nicht nur einfach Werte in Speicherstellen schreiben und wieder lesen. Solch einfache Tests koennen schon mal verkacken.
Wenn die CPU mit "Full-Speed" aufs RAM schreibt und liest, kann auch ein als "gut" getestetes RAM Fehler machen.
Wenn das DiagROM eine Speicherstelle beschreibt, braucht es etwas Zeit bis zum naechsten Schreiben. Beim Lesen genauso.
Wenn die CPU in ein Unterprogramm springt, schreibt sie die Ruecksprungadresse in 2 Speicherzyklen ohne Zwischenraum ins Memory. Ist dann das Datum falsch geschrieben oder falsch gelesen, springt die CPU wer weiss wo hin.
Wenn ich nun wirklich diesen 27256er Umbau machen würde und es eben nicht das RAM wäre...
Der 27256er Umbau hilft nur dann wenn alles andere funxt.
Und dann funxt auch die 2-ROM Loesung.
Jetzt faellt mir gerade was ein.
Drueck beim Einschalten des Rechners die BREAK Taste.
-
Ich habe nie geadcht mal ins Level 1 Basic Manual schauen zu muessen.
Versuch mal das Level 1 Basic mit
PRINT MEM
Bin gespannt was da raus kommt.
-
Vorher hat sich das Bild nicht bewegt, sondern war Statisch.
Und jetzt aendert sich der Bildschirminhalt.
Das laesst sich anhand eines GIF schlecht beurteilen. Besser mehrere Bilder oder richtiges Video.
Irgendwie alles komisch.
Ich habe jetzt das RAM im Verdacht. Das DiagROM brauchte kein RAM.
Aber das Level I Basic. Aber wieviel?
Hat das Level I ein FRE() Befehl?
-
Bei dem rechten ist das 2764er ja nur halb voll... Da hab ichs einfach in die erste hälfte gebrannt...
Ok.
Z3, 1-16 ist offen?
Was zeigt das Bild im letzten Post? Laeuft der Bildschirm durch? Oder ein Vergleich zu frueher mal?
-
Das gibt's im FPGA nicht.
Klar kannst du einen Processor in ein FPGA bauen. Habe ich mit dem Microblaze auch schon zigmal gemacht.
Aber da liegt auf keinen Fall die Staerke von FPGAs.
-
So, ich habe mal das trs80model1_v1.3.rom aus http://cpmarchives.classiccmp.…oftware/System-80%20ROMs/ in 2 Teile zerlegt.
Viel Erfolg.
Woher hast du eigentlich die Tabellen zu Z3 und Z71? (Post #99 und Post #80)
Aber nochmal auf meine Frage:
Les doch bitte mal die 2764er aus und poste die mal.
Woher hattest du denn die ROM-Dateien?
-
die Rechenleistung, die im Endeffekt rauskommt, ist der FPGA wirklich teuer.
Dann nimm mal ein wirklich schnellen Prozessor, darfst dir einen aussuchen, und versuch mit dem ein Radarsignal wegzurechnen.
Du meinst mit Rechenleistung Befehle/Anweisungen pro Sekunde. Das gibt's im FPGA nicht. (Ich meine hier den Logikteil, nicht evtl. verbaute ARM-Prozessoren etc.) Das ist reine Logik, aenderst du einen Eingang, koennen sich alle Ausgaenge aendern.
Das ist jetzt sehr vereinfacht, da man im FPGA mit synchronen Designs arbeiten muss, aber aus einer Gatterlaufzeit wird dann eben eine Latenzzeit.
-
Die Virtex kosten sogar bis 13k. Verglichen mit CPU Preisen ist das trotzdem Wucher.
Wer CPU und FPGA in einen Topf wirft, zeigt das er/sie von dieser Technik keine Ahnung hat.
FPGA und Rechenleistung eines Raspi
Wenn's dir auf den Preis ankommt, Xilinx FPGAs fangen bei 15 EUR an und hoeren bei >100.000 EUR auf.
Das ist bei Avnet gelistet, wahrscheinlich geht's noch hoeher im Preis.
-
Habe ich nicht vergessen, muss aber erst suchen, wo du die Files her hast.
-
Für 2 ROMs brauchst du 2 ChipSelects, das sind die ROMA und ROMB Signale.
ROMA wäre fuer 0-2k, ROMB fur 2-4k. Und das kannst du am Dekoder nicht einstellen.
Jetzt kommt die berechtigte Frage, warum geht das bei den ROMs?
ROMA und ROMB sind hier gleich. (Erinnerung Verbindung Z3, 1-16)
Bis A10 braucht das 2kB ROM
Du siehst bei A11 und A12 die ROM-Bezeichnung CS0 und CS1. Diese ChipSelects lassen sich in den ROMs festlegen und an den Negationspunkten siehst du das diese für die Adressen 0-2k und 2-4k an CS0 unterschiedlich sind.
Diese Festlegung der ChipSelects müsstest du an den EPROMs mit zusätzlichen Gattern erzeugen.
Schau dir mal die Level II Zusatzplatine an. Da ist auch ein zusätzliches IC zur Adressdekodierung verbaut.
Alles verstanden? Sonst Fragen fragen.
-
Der Chip kosten schon 320€, warum auch immer...
Naja, ein Artix7-200 beinhaltet ja schon einige Logikgatter.
Wo hast du denn den Preis her?
-
Jetzt habe ich das File mal gesplittet (2x2kb) auf zwei eproms aufgeteilt und diese in die beiden Sockel gesteckt... Das funktioniert auch nicht.
Das kann auch nicht gehen, weil der Adressdekoder keine 2kB Bereiche auskodieren kann.
Also von daher liegt kein Fehler vor.
Und Z3 müßte auch angepasst werden.
-
Wer ist dieser gesockelten Kollege ?
Z29 hat mit Video zu tun. Das geht bei Dir ja.
Genau, das ist der Zeichensatz-ROM.
Btw, 28 grad ist nicht ungewohnlich.
-
Edit: Aber warum sollte das auch nicht funktionieren...? Es sind doch alle Leitungen zwischen den Sockeln 1 zu 1 verbunden... Also ist es egal, ob ich den Chip in Sockel 1 oder Sockel 2 Stecke...
Ausser Pin 20 sind alle Leitungen verbunden.
Und die Pins 20 kommen aus der Dekoder-Logik. MicrotronicHamburg begründeter Verdacht war, das hier etwas defekt ist.
Mit dem Ergebnis schliesse ich einen Defekt aus.
Jetzt bleiben nur die EPROMs oder die gebrannten Daten.
-
Korrekt.
Nochmal zum mitschreiben:
Wenn du bei Z3 alle Verbindungen schliesst (incl. 1-16), funktioniert das DiagROM in beiden Sockeln (der andere Sockel ist leer) ?
Ggf. nochmal genauso testen. Zur Sicherheit.
Dann ist die ganze Dekoder-Logik i.O.
-
Bei den G-Boards scheint das Level II Basic mit den beiden Chips auf dem Board übrigens der Normalzustand zu sein...
Gib uns mal eine Quellenangabe.
-
Bei den Oszi-Bildern war1-16 offen.
Erst das Edit hat 1-16 geschlossen?
-
Na ja, ich wollte halt direkt an die Sockel... Leiterbahn und Federkontakte inklusive.
Auch 'ne gute Idee.
Ich würde es erstmal "minimalinvasiv" probieren. Wenn's nicht hilft, ist dein Plan B besser.
-
Was anderes Lustiges - nimm Dein Level 1 EPROM und stecke es in den rechten Sockel. Lasse den linken Sockel leer! Biege das CS2 Beinchen vom Level 1 EPROM raus. Dann lege ein Kabel vom linken CS2 Sockel zum freigelegten und nicht eingestecktem EPROM CS2 Beinchen. Läuft das ROM dann im rechten Sockel? CS2 = 20
Das ist eine gute Idee.
Es reicht aber die Verbindung 1-16 an Z3 zu verbinden.
