CPU resetted Video Speicher SRAM nicht mehr - Taktfrequenz unsymmetrisch und bei 1 Mhz

Ich habe keinen Apple III aber ich habe mal versucht, Informationen über die Takterzeugung im Internet zu bekommen.

Auf https://www.apple3.org/Documen…matics/Timing%20Logic.jpg bin ich fündig geworden.

Demanch sieht es so aus als ob der CPU Takt letzlich aus einem 14MHz Signal abgeleitet wird.

Das geschieht auf für mich nicht sofort ersichtliche Weise mit Hilfe der Kombination aus verschiedensten ablgeleteten Signalen

Was mir auffällt: Wenn an Pin 5 von A11 das Signal Phi0 noch einigermaßen ok aussieht, wie kann es dann an Anschluß 37 der CPU so ganz anders aussehen? Diese beiden Pins sind doch miteinander verbunden !?!

Ich würde an Deiner Stelle mal alle Frequenzen, die aus dem 14 MHz Taktsignal abgeleitet werden kontrollieren (Periode und Taktverhältnis)

speziell auch die, die es braucht um die 2 MHz zu erzeugen

obbi

Vielleicht ist es auch ne Trace/Leiterbahn oder kalte Lötstelle? Da hat meiner auch seine Krankheiten...aber tatsächlich hatte ich mich aeit Jahren schon nicht mehr mit dem A/// beschäftigt..der steht seither im Regal xD

Richtig. ich würde mal die Leiterbahn zwischen A11 Pin 5 und CPU Pin 37 durchklingeln.

Andererseits: Ich merke gerade, dass ich kühn davon ausgegangen bin, dass das zweite Bild das Taktsignal an der CPU, also Phi0, darstellen soll.

Stimmt das überhaupt?

Wo hast Du das Signal denn abgegriffen? An Pin 37? Dann *muss* das genauso aussehen wie an A11 Pin 5, egal ob die CPU oder irgendein Baustain kaputt ist oder nicht.

Ich werde nicht so recht schlau aus der angezeigten Zeitbasis. Steht da 200ns / Einheit?

Dann wäre das Signal des ersten Bildes ein 3,33 MHz Signal und das des zweiten Bildes 1 MHz mit ungleichem Taktverhältnis. Ich bekomme das irgendwie nicht übereinander

obbi

Hallo, wir hatten ja kurz auf der CC2023 geredet. Etwas Suchen findet das "Apple III Service Reference Manual 1982.pdf" von hier.

Auf den Seiten 5.4 und 5.6 gibt es Timing-Diagramme für alle wichtigen Timing-Signale. Wenn du noch Zugang zu einem Oszi hast: Die sollte man ungefähr in derselben Reihenfolge prüfen wie auf Seite 5.4, also erstmal C14M, C7M, C3.5M, C1M und ihre Negationen; dann Q0 bis Q3 incl. Negationen, dann AX und /RAS.

Die Qs sind schon sehr Apple3-spezifisch, die werden durch eine Schieberegister erzeugt, und sind das phasenverschobene C3.5M.

Da du ja noch Zeichen auf dem Monitor sehen kannst, ist insgesamt wahrscheinlich nicht so viel in der Takterzeugung kaputt.

Auf Seite 5.8 wird der "1 to 2 MHz Gearshift" erklärt, unter bestimmten Bedingungen hat PHI0 nur 1 MHz statt 2 MHz (ist aber immer noch symmetrisch). /Q0, RAS und /Q3 gehen alle ein in die Erzeugung von PHI0, also erstmal diese messen.

Damit sollte man den Fehler dann einigermaßen eingrenzen können.

Das ist beim Apple /// allerdings normal, dass PHI0 im 1MHz Modus asymmetrisch ist. Wie auch im Service Manual unter 5.12 mit der gestrichelten Linie eingezeichnet, bzw. mit Fussnote 5 beschrieben ("PHI0 held HIGH another cycle..."), lässt er einfach jeden 2. Takt aus, wenn er im 1 MHz Modus ist (C1M) - und PHI0 bleibt einen kompletten Takt auf HIGH. PHI0 muss also im 1MHz Modus länger HIGH sein - während sich die Länge der LOW Phase zwischen 1 und 2 MHz nicht ändert.

Ich habe das bei mir mal auch nachgemessen. Geht am einfachsten, wenn man die Apple II Emulation Diskette lädt. In der Apple II Emulation schaltet der Apple III dauerhaft auf 1 MHz runter (weil die Apple IIs ja immer nur mit 1MHz liefen) - und dann ist PHI0 beim Apple III dauerhaft asymmetrisch.

Der Apple III startet beim Einschalten auch erstmal im 1 MHz Modus. Er schaltet aber direkt mit den ersten zwei Instruktionen des ROM Startups in den 2MHz Modus hoch, und beginnt dann Speichertests etc. Wenn aber der Zugriff auf das ROM nicht funktioniert (Datenbus oder Adressbus unterbrochen/blockiert, Adressdekodierung geht nicht, ROM defekt, etc etc), dann kann die CPU erst gar nicht anlaufen. Folglich kann sie dann nicht auf 2MHz umschalten. Folglich bleibt PHI0 auf 1MHz und asymmetrisch.

"PHI0 ist sofort nach dem Reset dauerhaft 1MHz und asymmetrisch" ist also kein Fehler - sondern nur ein Symptom von "die CPU kann keine Instruktionen aus dem ROM laden (oder nicht auf das 6522 Register schreiben)". Ursachen kann es dafür leider sehr viele geben. Man muss sich also anschauen, ob die Lesezugriffe auf's ROM funktionieren...

Zitat von MacFly

"PHI0 ist sofort nach dem Reset dauerhaft 1MHz und asymmetrisch" ist also kein Fehler

Allerhand.

Ich hätte nicht gedacht, daß die 6502 mit diesem asymmetrischen Takt funktioniert, und bin daher davon ausgegeangen, daß der Rechner eben deswegen nicht läuft.

Zitat von Toast_r

Ich hätte nicht gedacht, daß die 6502 mit diesem asymmetrischen Takt funktioniert, und bin daher davon ausgegeangen, daß der Rechner eben deswegen nicht läuft.

Ja, der 6502 macht viel mit. Und die Apple Ingenieure haben beim A/// viel getrickst. Es ist sogar noch "schlimmer" mit dem Takt.

Hintergrund ist, das sich RAM Refresh und Video-Ausgabe den Bus mit der CPU teilen. Im 1MHz Modus hat die CPU daher trotzdem nur den halben Takt (eines 1MHz Zyklus) Zeit, um den Bus zu nutzen, weil der Bus danach wieder dem Refresh + Video System gehört.

Im 2MHz Modus ist der Takt dann zwar symmetrisch - aber da dann RAM Refresh und Video Zugriffe nicht mehr stattfinden können, wird der Takt im 2MHz Betrieb regelmäßig zwischen 1 und 2MHz hin und hergeschaltet. Das ist dann also nicht mal mehr eine stabile Frequenz, sondern ein Stakkato zwischen 1 und 2MHz. Daher wird der maximale Takt des Apple /// auch oft mit "1.8 MHz effektiv" angegeben. Weil er mit 2MHz gar nicht durchgängig laufen kann, sondern effektiv nur 1.8 MHz übrig bleiben.

Zitat von BeniBluemchen

Mein Apple III scheint ja dann im Apple II Modus zu laufen - d.h. dürfte er auf das entsprechende Apple-ROM zugreifen wollen. Beim Apple II ist das ein ROM mit Apple Basic.

Nein, mit Apple II Modus hat das nichts zu tun. Der Apple III kann den Takt auswählen. Für alle Timing-kritischen Operationen, wie z.B. Zugriffe auf die Diskettenlaufwerke, muss der Apple /// grundsätzlich immer in den 1MHz zurückschalten. Das hängt damit zusammen, dass im 2MHz Modus durch den Frequenz-Stakkato (siehe oben) die Ausführungszeiten einzelner Instruktionen nicht genau vorhersagbar sind. Exaktes Timing ist mit dem Apple /// nur im 1MHz Modus möglich. Apple II Emulation und 1MHz/2MHz Umschaltung sind erstmal unabhängige Feature des Mainboards. (Aber natürlich ist eine Apple II Emulation nur im 1MHz Modus sinnvoll).

Zitat von BeniBluemchen

Ich habe mit dem ChipTester sehr viele Logikbausteine und alle Memorybausteine getestet - angeblich alles o.k.

Ich kenne die ROMs nicht auf den Apple III Board.

Stecken die in den Apple-spezifischen ICs ?

Ich würde jetzt erstmal nicht an ein defektes ROM denken.

Wenn ich das am Wochenende auf der CC richtig mitbekommen habe, war es doch zunächst so, dass das Board lief - aber beim Start in der Diagnose des ROM hängenblieb.

Dann gab es beim Testen der ICs mal ein Problem mit einem gebrochenen IC Sockel - und umgebogenen IC Pins. Und dann startete das Board irgendwann gar nicht mehr.

Ich würde es erstmal für wahrscheinlich halten, dass das Board jetzt mindestens zwei Probleme hat:

1. Das ursprüngliche Problem, dass dazu führte, dass die ROM Diagnose anschlug.

2. Ein neues Problem, dass erst am WE entstanden ist, das nun das Board gar nicht mehr starten lässt.

Bei dem zweiten Problem würde ich eher einen Zusammenhang mit dem Stöppseln der ICs vermuten. Vielleicht immer noch ein verbogener Pin, oder ein neues Kontaktproblem in einem Sockel. Die IC Sockel beim Apple /// sind tatsächlich nicht besonders toll. Verbogene Pins oder Kontaktprobleme treten schnell auf.

ROM und CPU sitzen direkt nebeneinander auf dem Mainboard (B9+B8). Daten- und Adressbus sind dazwischen direkt verbunden - nicht über Buffer getrennt. Du könntest z.B. mal mit Multimeter und Schaltplans prüfen, ob die Kontakte zwischen CPU und ROM noch ok sind.

Ich weiß nicht, welche Ausrüstung du hast. Ideal wäre für solche Fälle ein (Speicher-)Oszilloskop. Man schaut sich dann z.B. mal die Adress/Datenleitungen an, und den Chip-Select des ROMs. Kontaktprobleme oder Kurzschlüsse sind da eigentlich schnell erkennbar. Und da hier klar ist, dass es schon in den ersten Takten nach dem RESET ein Problem gibt, kann man sogar auf die steigende Flanke des RESET triggern, und einzelne Daten- oder Adressleitungen aufzeichnen - um zu verstehen, was da direkt nach dem RESET eigentlich passiert (warum er die ersten beiden Instruktionen nicht ausführt).

Verbinden zwischen ROM (oben) und CPU:

Zitat von BeniBluemchen

Diese Testroutine lief endlos in einer Schleife - 2-3 Sekunden Diagnose RAM - dann nach 3-4 Sekunden Schachbrett wieder.

Das würde ich als normal vermuten.

Das Muster dürfte einfach der Test des Bildschirmspeicher sein.

Zitat von BeniBluemchen

Aha, o.k.

Also ich habe ein 5V Board und einen Apple Plus mit 256k. der Apple hat offensichtlich eingebaute Selbst-Diagnose-Routinen irgendwo in einem ROM. Die liefen an.

Wegen Problem 1 : Diagnose RAM

Der „Diagnose RAM“ titulierte Bild mit dem Viereck aus Minuszeichen war nur ein paar Sekunden zu sehen - dann kam das Schachbrett-Bild wie im Anhang zu sehen. Überall „5“ dran.

Für mich war da keine „1“ zu sehen oder sonstiges auffälliges.

Diese Testroutine lief endlos in einer Schleife - 2-3 Sekunden Diagnose RAM - dann nach 3-4 Sekunden Schachbrett wieder.

Ich nahm aufgrund der Fehlermeldung mein Memoryboard raus und testete einzelnd alle Memory-ICs in Bertis Chiptester. Alle waren o.k.

anschließend teste ich die Logikbausteine zwischen C-F. Alle waren o.k.

Beim Testen waren die Sockels teils sowas

von lose - die hatte ich teils mit rausgenommen

und musste die auch wieder reindruecken.

Weil überall die Kontakte nicht so dolle waren drückte alle ICs wieder in die Fassung. Bei einem war das Beinchen regelrecht weggegammelt - das lötete und rettete Christian ebenso wie das Netzteil - Danke Christian.

Phänomen korrekter Takt trotz verkehrt-eingebauten IC (der B12

Mit Christian schaute ich mir die Taktgeber-ICs an - B12 und B13. Er tauschte B12 aus weil er falsch rum drin war - er hatte noch einen Ersatz-Baustein bei sich.

B12 sah dann im Oszi wieder korrekt aus, aber das „Problem“ war das selbe - 1 MHZ und asymmetrisch bei der CPU .

Egal, das Phänomen lassen wir mal so stehen.

das Problem ist ja dann woanders.

Alles anzeigen

Schau dir mal dieses Video bei 10:15 Minuten an.

Link: apple iii selftest - Google Suche

Ja, wenn beim Einschalten endlos abwechselnd "DIAGNOSTIC RAM" und dieses Schachbrett angezeigt wird, dann ist das Board im Service Modus. Nannte sich "System EXerciser" (im ROM Quellcode wurde das mit den drei Großbuchstaben abgekürzt... ). Das ist eine praktische Funktion, bei der zyklisch alle Komponenten adressiert werden, die es auf dem Mainboard überhaupt gibt (RAM/ROM/IO/Slots/...). Ideal, um beliebige Signale zwischen einem funktionierenden und defekten Board mit einem Oszi zu vergleichen: dort wo Signale anders aussehen, ist etwas nicht in Ordnung.

In diesen Service-Modus kommt man eigentlich nur rein, wenn man das Keyboard abzieht.

Es gibt aber eine Gemeinheit: für die Keyboard-Erkennung wird die Zuleitung der Power-Lampe geprüft. An den übrigen Kontakten des Tastaturkabels war es nicht erkennbar: nicht gedrückte Tasten sehen schließlich elektrisch genauso aus wie ein nicht gesteckter Stecker. Das hatte aber einen fiesen Nebeneffekt: wenn die Glühlampe für die Power-Anzeige in der Tastatur durchgebrannt ist, zieht sie keinen Strom mehr. Für das Mainboard sieht das so aus, als wäre das Kabel abgezogen.

Eine durchgebrannte Glühlampe führt also dazu, dass ein Apple /// nicht mehr normal startet. Und die Lampe ist jim Keyboard auch noch eingelötet. Man musste das Gerät also in eine Werkstatt schleppen... wo für den Wechsel der Glühkampe bestimmt $150 Service-Pauschale fällig wurden...

Der Apple /// hat ein Character-RAM (nicht ROM). Die korrekten Pixelmuster für das Alphabet muss das ROM beim Booten erstmal in das Character RAM laden, sonst wird nur Schrott angezeigt. Soweit kommt deine Maschine ja derzeit aber nicht. Sie kann daher keine normalen Zeichen anzeigen. Du siehst daher einfach Zufallsdaten, bzw. die Initialwerte, die halt nach dem Einschalten in den RAMs stehen. Und während du RESET drückst, gibt er kein Video-Signal aus. Daher ist dann kurz der Bildschirm schwarz.

Bei der Video-Darstellung suchst du aber aktuell an der falschen Stelle. Du musst klären, warum der 6502 nicht anläuft - und noch nicht mal die ersten zwei Instruktionen ausführt. So lange das nicht geht, ist klar, dass er nur Schrott anzeigt.

Auf dem Mainboard steht 6502B.

6502A ist die 2MHz Version, aber womöglich ist aufgrund des asymmetrischen Takts tatsächlich ein 6502B (3MHz Version) erforderlich.

Es ist beim 6502 möglich, daß die CPU tatsächlich einen höheren Takt verträgt, als gestempelt ist.

Das liegt daran, daß die aktuelle Produktion häufig nur soweit getestet wurde, wie es die vorliegenden Bestellungen erforderten.

Wenn also aktuell nur Bestellungen für 1MHz und 2MHz Varainten vorlagen, wurden die produzierten Exemplare erstmal mit 2 MHz getestet. Waren sie dafür geeignet wurden sie mir 6502A gestempelt. Das schließt aber nicht aus, daß sie auch für 3MHz oder sogar 4MHz gut gewesen wären.

Die dabei für 2MHz nicht geeigneten Exemplare wurden dann nochmal mit 1MHz getestet, und entweder als 6502 gestempelt, oder verworfen.

Lagen aktuell nur Bestellungen für 1MHz Varianten vor, wurde dementsprechend auch nur auf 1MHz getestet.

Daher könnte der verbaute 6502A eigentlich den Anforderungen an einen 6502B genügt haben.

Insofern würde ich hier, um sicher zu gehen, für weitere Tests die Verwendung eined 6502B empfehlen.

Auf dem Board (Bestückungsdruck) steht 6502B.

..hach die ganze Apple /// Aufarbeitung hier, regt mich fast schon an meinen eigenen Apple /// auch endlich rauszukramen und die Reparatur anzugehen ...der steht auch schon seit Ewigkeiten defekt im Regal ...

Beim Apple III steckt ein 6502A drin, der hat 2 MHz. Erst ganz am Schluss

wurde ein 6502B mit 3 MHz verbaut, der ist aber ziemlich selten, da fast nicht

mehr verkauft.