Apple II wie funktioniert die Reset Schaltung?

    Hallo,


    Mein Apple macht mal wieder keinen Mucks.

    Hin und wieder tut er aber.

    ich habe jetzt die Taktgenerierung verfolgt, die scheint zu tun.

    Allerdings: wo ist denn der endgültige Takt für CPU und Komponenten?


    Ich will jetzt gucken, was der Reset sagt.

    Aber der Schaltplan allein hilft mir da nicht. Wie kann ich das checken?


    Gibt es einen Schaltplan, der Oszi-Grafiken zeigt wie beispielsweise beim Netzteil oder beim Floppy?

    Mit meiner geringen Ahnung hilft mir die Anzeige vom Oszi recht wenig, wenn ich nicht weiss, wie es aussehen soll.



    danke


    Jan

    Hi,


    das RESET Signal (an der CPU PIN 40) wird von einem 555 Timer beim Einschalten für eine kurze Zeit (0.3 Sekunden) auf "GND" gezogen, dann geht das Signal auf "High".


    Auch wenn man die RESET Taste auf der Tastatur drückt sollte RESET auf "0" gehen und beim Losslassen der Taste wieder auf "High"


    PS:

    GND = 0V am OSZI

    HIGH = 5V am OSZI


    Lg. TOM:0)

    Ich peils nicht.


    Hab mir die Taktgenerierung nochmmal angeschaut,

    Im Schaltplan ROT die Taktleitung für die CPU.

    Blau halt irgendwie die Taktgenerierung.


    Ich habe gemessen an B1 74S175

    Pin 7 und Pin 5 sind High. Es kommt also kein Taktsignal raus.

    Pin 12 hat tatsächlich ein Signal, aber "mehr Berge als Täler", Periode ca 500 ns.

    Pin 9 hat ein Sinussignal, Periode ca 100 ns, das ist aber echt an der Grenze, was mein Oszi kann.

    (Ich hab nur ein altes analoges Oszi, kann nur schätzen)


    Ich habe den Chip mit einem aus dem anderen Apple getauscht.

    und eigentlich hatte ich die Chips alle durchgetestet mit dem Retrochiptester.


    Jemand ne Idee?

    Die Takterzeugung beim Apple ist auch sehr trickreich. Ausgehend vom 7 MHz Mastertakt (der Doppelten der NTSC-Farbträgerfrequenz) werden alle anderen Takte hergeleitet, die auch noch miteinander synchronisiert sein müssen. Es sind dieses die RAS / CAS -Signale für die Ansteuerung der dynamischen RAMs, die zwischen CPU-Zugriff und Auslesen / Refresh des Speichers für die Anzeige auf dem Bildschirm zeitlich aufgeteilt werden müssen. Aus diesen Takten wird auch der CPU-Takt abgeleitet. Wenn dieser fehlt, muss man beim 74S175 "rückwärts" gehen. Der Ausgang Q3 ist das Ergebnis des Eingangssignales an D3. Dieser kommt aus dem Ausgang Q2, der seinen Zustand (synchronisiert mit dem Eingangstakt CP) von D2 bezieht. Dessen Wert stammt von dem Ausgang Zb von IC C1 74LS153. Dass die Auswahl des Einganges auch vom Zustand Q2 vom IC B1 abhängig ist, macht die Verfolgung der Signale kompliziert. In solcher Situation greife ich zu einem Blatt kariertem Papier und zeichne die Taktverläufe ausgehend vom Mastertakt auf. Es ist mühsam, aber danach hat man die gesamte Takterzeugung verstanden.

    Der 7 MHz Grundtakt des Apple wird durch 6 geteilt und ergibt so den CPU-Takt von etwas mehr als 1 MHz. Die Teilung durch 6 ist notwendig, um die Takte für die dynamischen RAMs zu liefern. Das RAS-(RowAdressStrobe) Signal ist einen Takt lang auf HIGH und 2 Takte lang auf LOW. Mit der negativen Flanke dieses Signals übernimmt das RAM die erste Hälfte der gemultiplexten Adresse. Das CAS-(ColumnAdressStrobe) Signal ist 2 Takte auf HIGH und 1 Takt auf LOW. Mit dessen negativer Flanke wird die zweite Hälfte der Adresse übernommen und die Datenübertragung kann während der LOW-Phase stattfinden. Damit findet in 3 Taktzyklen des Grundtaktes eine Datenübertragung statt.

    Die erste Datenübertragung (wenn der CPU-Takt LOW-Pegel hat) liest den Bildschirminhalt auf und "refreshed" das dynamisch RAM. Bei der nächsten Datenübertragung können Daten von der CPU ins RAM geschrieben oder Daten aus dem RAM ausgelesen werden. Während dieser Zeit ist der CPU-Takt HIGH.

    Ein 4-zu-1 Multiplexer schaltet die Adressen für das RAM um. Er hat nacheinander die 4 Zustände: 1. ROW-Adresse von der Bildspeicher-Ausleselogik ans RAM, 2. COLUMN-Adresse von der Bildspeicher-Ausleselogik ans RAM, 3. erster (ROW-) Adressteil von der CPU ans RAM, 4. zweiter (COLUMN-) Adressteil von der CPU ans RAM. Während des Auslesens der Bildspeicherinformation ist das RAM immer selektiert, während des CPU-Zugriffs natürlich nur, wenn auf das entsprechende RAM zugegriffen wird.


    Wenn ich die Zeit dazu finde, werde ich mal Zeitdiagramme aufzeichen und beschreiben, welche Bausteine die Funktion übernehmen. Aber vielleicht hift diese Beschreibung schon bei der Fehlersuche.

    Ja, danke das hilft sicher.

    ich überlege gerade, die Schaltung in KiCAD nachzuzeichen und dann zu schauen, ob ich sie simulieren kann.

    Weil das zeug mit dem Shiftregister und dem Multiplexer echt zu komplex ist, um es mit Papier und Bleistift nachzuvollziehen.

    Ich habe eine schöne Grafik im Apple //e Handbuch gefunden. Weiss aber nicht, ob die identisch ist. vielleicht gibt es auch was im ][ Handbuch.

    Mh... der 555 macht was er soll. Das kommt aber nicht bei der CPU an....
    CPU PIN 40 ist doch der ganz rechts unten?

    Tastatur reset bewirkt etwas, aber kein Reset.

    Ich versuche das Reset signal am Pulldown Transistor vorbei auf Masse zu ziehen, das kommt aber nicht an der CPU an. Ist da irgendwo noch ein Pullup?

    Zitat von JPT

    CPU PIN 40 ist doch der ganz rechts unten?

    Hi,


    nein, Pin 40 ist rechts oben :0)


    Die Nummerierung startet links oben mit 1 und geht gegen den Uhrzeigersinn bis Pin 40 rechts oben

    hüpft also von Pin 20 (links unten) nach Pin 21 (Rechts unten) und zählt von dort nach oben...


    Lg. TOM:0)

    Ich glaube, wir müssen uns erst mal über blickrichtung einigen ;)


    der 6502 sitzt im Apple mit der Markierung nach rechts.

    also beginnt die Zählung mit rechts oben mit eins gegen den Uhrzeigersinn bis 40 rechts unten?


    Du hast die CPU mit der Markierung nach oben im Sinn?


    Wo ist überhaupt der Pull-Up?

    irgendwer muss RESET doch hochziehen. Da ist im Schaltplan nichts verzeichnet.

    Also ich habe gerade mal die 74S175 und 74S195 in den anderen Apple transplantiert und der läuft jetzt.

    Hab die Chips tatsächlich bei Ebay gefunden. Na wenigstens eine Kiste läuft jetzt.

    Dafür hab ich heute meinen Schlepptopp geschrottet, SSD im Arsch. Krass wie schnell da die zellen einen nach der anderen verrecken.


    beim anderen verhält sich das Reset-PIN genauso.

    Vielleicht liegt es also garnicht am Reset-Signal.

    Aber woran dann?

    ich habe den typischen Screen mit den vielen Pfeilen. Das bedeutet doch, dass der Speicher noch nicht zurückgesetzt ist.

    kann das auch an einem defekten ROM liegen, weil die CPU nicht weiss, was sie machen soll?

    Der Apple II hat keinen Reset mit 555.

    Laut Sather ist der 555 der Textflasher.

    Der 558 macht irgendwie die Auswertung der Paddle.


    Wenn eine Tastatur angeschlossen ist, kommt bei mir der Reset aus dem Tastaturcontroller.


    Nicht zu fest hauen, wenn ich ganz falsch liege.

    Doch.

    Hier ist die Reset-Schaltung.

    Die Tastatur ist daran angeschlossen. Aber auch der 555.

    Es scheint, dass das Aufladen des Kondensators C4 irgendwie den 555 laufen lässt, der dann nach ein paar 100 ms das runterziehen des Resetsignals aufhört. Ach, keine Ahnung ;)


    was komplett fehlt in der Schaltung ist der Pullup. Wohl ein Fehler.

    Sonst geht das Singal nur an CPU und Slots.

    JPT dann hast Du eine andere Revision Apple II als ich.

    Ich habe die Rev. 0 als Replica von Willegal . net

    Da ist auf dem "Bauplatz" A13 kein NE555.


    Da scheint es also doch ganz schöne Unterschiede in den Revisionen der Boards zu geben.

    Interessant. Ich dachte eigentlich auch, dass sämtliche Apple II/II+ Boards fast identisch sind. Bis auf Zeugs zum setzen wieviel RAMs bestückt sind.

    die letzte Revision RFI ist jedenfalls vernünftig mit Gehäusemasse verbunden. 8) Das waren die vorher wohl nicht.


    Und bei den //e gibt es ja einige wild unterschiedliche Layouts, aber die Schaltung ist wohl bei allen weitgehend gleich.

    Der Grund für die "besseren" Masseverbindungen zum Gehäuse und die Abschirmung der Laufwerkskabel lag einzig in den strenger gewordenen EMV-Grenzwerten. Die Reserven bei den Laufzeiten wurden durch die höheren Kapazitäten sogar etwas schlechter. Das ursprüngliche Design war aber so solide, dass dadurch keine Probleme entstanden.

    hubidrei beim originalen Rev. 0 Apple II wirst Du keinen Power On Reset finden.

    Da habe ich auch schon nach gesucht.


    So wie die vielen Links zu den ersten Apple II beschreiben wird der Power On Reset über Zusatzkarten wie die Disk II gemacht.

    Den echten Power On Reset hat der Apple II laut den Applefrittern erst ab Rev. 1 und höher.


    Es gibt beim Rev. 0 Apple II den NE555 auf Position B3. Der lässt den Cursor blinken.

    Der 4-fach NE558 auf Position H13 macht beim Rev. 0 zusammen mit den 4 x 0.022µF die Auswertung der Paddle. (Ähnlich dem SID im C64)


    Vielleicht kann JPT die Revision seines Apple II nennen und dann können wir besser helfen.


    Aber so oder so ... Ich habe hier 2 Apple IIe, die Probleme mit dem Netzteil hatten und beim "Brown In" der 5V den Reset nicht wirklich hinbekommen haben.

    Da waren die Elkos am Ausgang und eine Diode im Bereich des Poti für die 5V einzustellen so wackelig, dass die 5V auf dem Oszi eine Rampe von ca. 0,5 sec. gezeichnet haben, bis die dann wirklich 5V waren.


    Da war die Reset Zeit schon abgelaufen und das Chaos stand in Buchstabensalat auf dem Schirm geschrieben.