Dank Logic Analyzer entdecke ich Probleme in meinem Design. Manche sind für mich erklärbar und damit lösbar. Aber andere kann ich grundsätzlich nicht verstehen und zuordnen...
Da ist ein SRAM.
Ein einfacher Baustein.
Es hat Eingänge (Adressen Pins).
Es hat Ausgänge (Daten Pins).
Klar, noch weitere ...
Die Adresspins werden von einem CPLD versorgt.
Laut LA sind die Signale nicht immer so wie erwartet. Nach tagelanger Suche in der Logik habe ich das gemacht, was ein erfahrener Elektroniker sofort gemacht hätte. Der CPLD spiegelt einfach den Adressbus, ohne Bedingung.
Die Signale am SRAM entsprechen nicht dem Adressbus!
---
Fassungslos!
CPLD scheint in Ordnung zu sein.
Das SRAM auch.
Die Platine laut Ohm Meter auch.
Test ohne SRAM: Signale am Sockel perfekt!
Auch mit der normalen Logik im CPLD.
Fazit: das SRAM verzerrt die Signale am Eingang!
Wie kann denn das sein?
Kann es sein, dass kurzzeitig zuviel Strom am Ausgang (Datenbus) des SRAM daran Schuld ist, dass am Eingang (Adressbus) zuviel Strom fließt?
Ich dachte Ein- und Ausgang ist unabhängig von einander?
Oder haben alle SRAM Chips eine Macke?