Junior Computer ][

    Ich hab jetzt in der Schaltung mal bei allen wired ANDs die Pullup Widerstände von 4K7 auf 10K erhöht, um die Durchlassspannung der Dioden auf unter 0,6V zu senken. Damit sollte dann ein sicheres Schalten auf Low garantiert sein. Die Stützkondensatoren an den ICs sind jetzt bei 100nF. An der Peripherie der Versorgungsspannung werden dann noch ein paar 1uF Elkos zum Glätten eingestreut.

    Die Suche nach Fehlern werde ich am Dienstag mal intensivieren und hoffe, dass ich dann bis Ende der Woche die Bauteile auf der Platine platzieren kann.


    Und hier bin ich dann in einem kleinen "Kompatibilitäts Dilemma". Da ich die DB25 Buchse der Parallel-Schnittstelle direkt unter der RS232 platziere, wäre es jetzt natürlich blöd, wenn ich, wie von Freak vorgeschlagen, die Buchse 1mm nach hinten schiebe um sie dann bündig am Platinenrand zu haben. Das würde nicht nur seltsam aussehen, sondern wäre für ein eventuelles Gehäuse auch recht ungeschickt. Ich werde deshalb wohl dieses Kleine mechanische Mißgeschick so lassen.

    Bei den Bohrungen kann ich jetzt natürlich auf 4,2mm runter gehen. Zur Not bohrt man die dann selber für die M5 Schrauben wieder auf. Ob das jetzt eine gute Idee wäre, könnt ihr entscheiden.


    Beim Autorouter nutze ich z.Zt. das Java Programm "Freerouting". Das hat wie gesagt leider ein paar Schwächen, vor allem die Schnörkel beim "andocken" an die Pins.



    Eventuell kann mir Thomas da ja eine Alternative aufzeigen.

    Einmal editiert, zuletzt von 2ee ()

    Wow, gestern Abend gab es bei uns ein ziemlich heftiges Gewitter mit Starkregen. Als ich hier dann vor zwei Stunden den Rechner einschaltete, war kein Internetzugang möglich, weil ein Blitz wohl unseren Router getötet hat :cry2:. Aber Ersatzrouter hab ich ja dann doch einige hier. Jedenfalls bin ich echt froh, dass das Unwetter uns nicht am Freitag beim Rammstein Konzert erwischt hat. :shock:

    Ich hab jetzt gerade bei AZ-Delivery Stepup DC-DC Wandler und die SD-Card Slots gekauft. Bei den Stepup Wandlern hatte einer 4,29€ gekostet, fünf waren zusammen bei 6,29€ :P. Bei solchen Sonderangeboten kann ich dann nicht widerstehen. Ich könnte also jetzt bei den ersten vier Extension Boards die zwei Module für zusammen 1,25€ dazulegen. :sunny:

    Pass auf. Ich hatte mal Step-Up Platinen aus China, da war dann der eine Endanschlag (0 Ohm) des Einstellpotis gleichbedeutend mit Selbstzerstörung des Wandlers. Ich denke es war, weil die Ausgangsspannung immer größer als die Eingansspannung sein muss und das Poti die Ausgangsspannung an den Regeleingang des ICs gelegt hat, welcher natürlich nur 2,irgendwas Volt verträgt.

    Ah, gut zu wissen :thumbup:. Ich werde die Teile aber sowieso erst mal prüfen. Und bisher hatte ich ganz gute Erfahrungen mit Teilen von AZ-Delivery gehabt. Ich hoffe also, dass es sich da nicht um Vollschrott handelt.

    Die Stepup Wandler und die SD-Card Slots sind nun am Samstag gekommen, so dass ich mal ein wenig weiter machen konnte.


    Die Port A / B Anschlüsse habe ich jetzt als zwei 2x7 polige Wannenstecker herausgeführt, um hier mit Flachbandkabeln etwas anschließen zu können, das fand ich etwas besser als einen 1x14 pol. Pin-Header.


    Im Schaltplan hatten sich noch vier Bugs versteckt. Die Adressdekodierung der RAM-/ROM-Umschaltung war noch falsch, ein paar Bezeichner vertauscht und Adressleitungen hingen am Control-Bus. Ausserdem war der aus einem NOR Gatter bestehende Inverter an der Strobe_In Leitung zwischenzeitlich unnötig. Das freigewordene NOR habe ich jetzt genutzt, um die Adressbereiche der Select-Leitungen besser zu dekodieren und näher aneinander zu rücken.


    Die Select-Bereiche liegen somit jetzt bei:


    Basis-Adresse (K2 = $0800, K3 = $0C00 oder K4 = $1000) +

    $00-$0F : Register der VIA1

    $10-$1F : Register der VIA2

    $20-$2F : RAM Select durch Read oder Write Zugriff

    $30-$3F : ROM Select durch Read oder Write Zugriff


    Somit kann ich die nach einem Reset detektierte Basis-Adresse der IO-Karte irgendwo in der Zero-Page ablegen und z.B. mit einem LDA ($NN),Y zugreifen, wobei dann in Y die oben erwähnten Select-Adressen stehen und $NN die Basis-Adresse darstellt.


    Ausserdem habe ich jetzt angefangen, die Bauteile als PCB zu platzieren, so dass ich mit etwas Glück am Wochenende über Platinenbestellungen bei JLCPCB nachdenken kann. 8-)


    Dem Board habe ich übrigens jetzt mal den Arbeitsnamen "Marco Polo" gegeben.

    Sodele, die Platine ist soweit erst mal in KiCAD fertig.



    Ich hab jetzt wie von ThoralfAsmussen gewünscht einen Pin Header vom Sound-Chip Ausgang mit drauf gemacht, so dass man da auch bzgl. Verstärker was selbstgestricktes dranhängen kann.


    Für alle, die sich wie NorbertJ gewünscht hatten, dass man auch mal etwas KIM/org. Junior kompatibles mit dem Kassettenausgang basteln kann, gibt es auch hier zusätzlich zum Platinenanschluss der Datasette einen 6 pol. Pin Header.


    Den I2C Anschluss habe ich sowohl Links als auch beim Lochrasterfeld herausgeführt. Damit hat man dann eine Einfache Möglichkeit mit z.B. I2C Port-Expandern oder A/D Wandlern onboard was zu basteln. Für den I2C Anschluss möchte ich dann auch einen IN und OUT Befehl in das EhBasic mit einbauen.


    Beim Routen habe ich nur beim Großteil der Spannungsversorgung, dem Kassetten- und Audioteil auf Hand-Routing zurückgegriffen. Der Rest ist vom Autorouter erstellt. Allerdings habe ich mir da natürlich die Worte von Freak zu Herzen genommen und die kleinen Schlenker an den IC-Pins dann von Hand nachbearbeitet. Die Bohrungen sind jetzt 4,2mm groß und bei der Mittelbohrung ist ausreichen Abstand zu den Leiterbahnen.


    Copper-Pour habe ich aber nur beim Audioteil angelegt, und da eher wegen Störungsminderung. Ansonsten bin ich eigentlich kein so großer Freund davon. Es sieht zwar immer ganz schick aus, ist aber bei den Masse Pins schwerer zu löten und wahrscheinlich für Lötanfänger eine Herausforderung.


    Die VIAs haben jetzt eine Bohrung von 0,5mm bei einem Durchmesser von 0,8mm. Das ist meines Erachtens nach das Maximum dessen, was ich bei der Leiterbahndicke nehmen sollte. Aber vielleicht hat Thomas da ja doch einen besseren Vorschlag.


    Die Jumper für die Basisadresse sind jetzt erst mal als Löt-Jumper ausgeführt. Ich denke da entscheidet man sich einmal und muss das nicht dauernd ändern können. Falls ihr anderer Meinung seit, einfach kommentieren.


    Falls euch sonst noch vom Layout her etwas nicht gefällt, oder ihr an der einen oder anderen Stelle Verbesserungspotential seht, sagt mir bitte zeitnah Bescheid, ansonsten würde ich tatsächlich bald die ersten Platinen machen lassen.


    Grüße


    Jörg

    Die Platine gefällt mir sehr gut!


    Zitat von 2ee

    Es sieht zwar immer ganz schick aus, ist aber bei den Masse Pins schwerer zu löten und wahrscheinlich für Lötanfänger eine Herausforderung.

    Wenn man in KiCAD die "thermische Anbindung" wählt, dann werden die Pins mittels vier (in der Breite und Länge) definierbare Leiterbahnstücke angebunden. Wenn man es nicht gerade mit einem 15W Lötkolben versucht, dann ist das auch nicht schwerer zu löten... :)



    Zitat von 2ee

    Die VIAs haben jetzt eine Bohrung von 0,5mm bei einem Durchmesser von 0,8mm. Das ist meines Erachtens nach das Maximum dessen, was ich bei der Leiterbahndicke nehmen sollte. Aber vielleicht hat Thomas da ja doch einen besseren Vorschlag.

    Ich denke, das geht schon in Ordnung. Ich habe vor ein paar Tagen eine kleine Adapterplatine (*) in Auftrag gegeben, da habe ich auch 0,8mm Durchmesser gewählt, allerdings mit einer 0,4mm Bohrung. So habe ich einen Restring von 0,2mm Stärke. Aber deine 0,15mm Restring finde ich auch okay. Das hängt auch immer vom Fertiger ab, wie genau die Bohrung in der Mitte des VIAs liegt. Bei einem zu kleinen Restring kann dann die Bohrung schon mal "halb außerhalb" des VIAs liegen...


    (*) Apropos "Kleine Adapterplatine": Ich bin nicht nur ein stiller Mitleser. Insgeheim bastel ich auch ein wenig... :)



    Eine kleine Platine mit einem 6522, simuliert in etwa einen C64/VC20-Userport, damit ich mein XLink-Modul einfach anschließen kann und dann die Firmware des Juniors anpassen kann. Wahrscheinlich wegen Platzproblemen unter Entfernung des eingebauten Editors und Assemblers. Nutzt das irgendwer? Ich denke nicht... Soll aber nur eine Übergangslösung sein, später sollte das eine "Plug'n'Play"-Lösung werden... Aber erstmal reicht diese Variante...


    Funktioniert bloss nicht mehr, wenn man den Junior II später mit deinem Expansion-Board verbindet, denn dann kann ich mein Modul nicht mehr anschließen. Ideal wäre ja die Verwendung von Port B des 6522 auf deiner Platine, allerdings brauche ich für die Kommunikation neben PB0 bis PB7 auch CB1, CB2 und die Reset-Leitung (sowie GND und 5V). Dann könnte man später ggf. ein kleines Modul mittels Flachbandkabel an Port B anklemmen...


    Naja, noch sind die Platinen nicht einmal angekommen und Reichelt hat meine vor Wochen bestellten Marquardt-Taster immer noch nicht geliefert...


    Gruß

    Thomas


    PS: Ach was, einfach frech mal was wünschen: Ich wünsche mir auf J4 einen Pin 15 mit /Reset (und Pin 16 frei). Das könnte man ja nur auf der Platine ausführen und könnte das Bauteil J4 weiterhin 14-polig lassen... Ich würde dann einen 16-poligen Pin-Header einlöten und würde mir einen Draht zum Anklemmen an die Reset-Leitung sparen...

    Hallo Thomas,


    frech gewünscht und - Zack - eingebaut. J4 hat jetzt auf Pin 13 /IRQ (for what ever), Pin 14 /RES und GND ist auf die Pins 15/16 gewandert.


    Auf alle Fälle eine schicke Sache das mit dem XLink-Modul. Bzgl. Platz im ROM bin ich ja am überlegen, ob man nicht doch die oberste Adressleitung vom Junior ROM von der +5V Leitung abkratzt und dann - wie von dir ja auch schon angedacht - eine manuelle Bankumschaltung einpatcht. Dann könnte man zum Beispiel in der zweiten Bank den gesamten XModem Teil herausnehmen und mehr Platz für die SD-Card Anbindung und die XLink Ansteuerung schaffen.

    Übrigens - nicht das der Autor des Xlink-Moduls da irgendwann mal Ärger mit der Uni Karlsruhe oder Prof. Werner Zorn / Prof. Michael Rotert wegen des Namens bekommt. War ja mal der erste deutsche Internetprovider.

    Da ich jetzt mit Schrecken feststellen musste, dass die 64 poligen DIN Stecker in Quetschausführung exorbitant teuer sind, habe ich kurzerhand eine Backplane Platine zusammengeschuster. Eine Platine mit zwei Lötsteckern ist dann günstiger als ein Quetschstecker.

    Ich hab auch gleich mal einen Spannungsversorgungsanschluss mit drauf gepackt. An den Linien könnte man die Platine noch in kleinere Teilstücke sägen, und so nach eigenem Geschmack und Anzahl der Erweiterungsplatine die Backplane kürzen. Falls man den Power-Stecker nicht benötigt, sägt man das auch einfach ab.

    Für die XLink Platine, oder andere direkt am Junior gesteckte Platinen könnte man dann auch den Junior statt in Slot 0 in Slot 3 stecken, und Slot 0 rückseitig mit einem Stecker belegen. Somit könnte die entsprechende Erweiterungsplatine dann dort noch eingesteckt werden.


    Nun ist es passiert. Weitere Änderungswünsche sind nun leider ausgeschlossen. Die I/O- und Backplane-Platinen sind bestellt und bis zum Eintreffen werde ich mich jetzt mal wieder anderen Projekten und Basteleien widmen.

    Wie ist denn das mit der Backplane gemeint ? Soll da das Hauptboard in Slot 0, oder in Slot 1. Irgendwie ist die Bezeichnung etwas eigenwillig (Reihenfolge)


    Bin gespannt, ob die I/O Sachen dann auch alle wie gedacht laufen. Drück da mal die Daumen.

    -- 1982 gab es keinen Raspberry Pi , aber Pi und Raspberries

    Ich wollte die Reihenfolge der Slots in aufsteigender Nummerierung von Links nach Rechts, bzw. bei einem Stack von Unten nach Oben. Da das CPU Board aber immer ganz oben liegen sollte (wg. Hex Display und Tastatur) habe ich dort den Slot 0 hingesetzt. Wenn man jetzt natürlich nur das CPU- und IO-Board "stacken" möchte und die beiden linken Slots absägt, ist die Nummerierung natürlich eigenwillig, weil dann nur noch Slot 3 und Slot 0 übrig sind. Letztlich kann man da ja auch nen Aufkleber drüber machen 8-) .

    HILFE !!!!!

    -------------


    Ich muss jetzt mal eine doofe Frage an ALLE stellen. Kennt sich jemand mit der SPI Schnittstelle richtig gut aus?


    Und zwar habe ich folgendes Problem. Ich dachte bisher, das SPI das höchstwertige Bit (also Bit 7) zuerst rausschiebt (steht auch so in Wikipedia - ja, ja, die Quellen allen geprüften Unwissens :tüdeldü: ).

    Da der 6522 VIA die Bits beginnend mit dem LSB (Bit 0) schiebt, war ich bisher davon ausgegangen, dass ich für die MOSI Leitung also einen Bit Swap durchführen muss. Das hätte ich dann wohl über eine Tabelle gemacht, da das dann am schnellsten geht. Die einkommenden Daten auf MISO wäre dann, bei diesem Szenario, jedenfalls in der richtigen Bit-Reihenfolge angekommen.

    Jetzt habe ich allerdings gestern auch Beschreibungen der SPI Schnittstelle gesehen, wo zuerst das LSB geschoben wird (und Beschreibungen, wo MOSI das MSB und MISO das LSB zuerst ausgibt, was allerdings völliger Blödsinn ist). Da das SPI System ja eigentlich einen Ring-Buffer darstellt, würde dann bei MOSI-LSB-First auf der MISO Leitung ebenfalls das LSB zuerst ankommen. Und das wäre dann echt blöd. Zwar kann ich dann bei den einkommenden Bytes ebenfalls ein Bit-Swapping machen. Allerdings wäre es hier natürlich viel einfacher gewesen, die Datenbits des 74LS165 Schieberegisters gleich umzudrehen (D7 auf PC0, D6 auf PC 1 ...) und das soz. in Hardware zu machen.


    Also was stimmt den nun wirklich? Schiebt SPI D7 (MSB) oder D0 (LSB) zuerst raus? Oder konkret gefragt, in welcher Reihenfolge braucht denn eine SD-Karte die Bits?

    Bei vielen Mikrocontrollern mit SPI-Hardware kann man das einstellen:

    MSB first oder LSB first

    Welche Takt/Datenbeziehungen/Flanken ("SPI_MODE" - üblicherweise als Mode 0 bis 3 bezeichnet)

    Anzahl der Bits muss nicht einmal ein Vielfaches von 8 sein...

    Bei der SD-Karte im SPI Modus(!) ist das natürlich alles festgelegt.


    Ah sorry, ich habe bisher nur QSPI selbst in einem FPGA realisiert, da ist MSB first angesagt.


    Letztendlich musst Du mit beiden Taktflanken arbeiten - mit der einen Flanke änderst Du Deine Ausgabedaten (da tut dies auch der Partner) und mit der anderen Flanke samplest Du die ankommenden Daten, weil sie dann einen halben Takt stabil waren.


    Online gefunden:

    Zitat von Reinhard

    Bei der SD-Karte im SPI Modus(!) ist das natürlich alles festgelegt.

    Und wie ist es bei den SD-Karten festgelegt?



    Zitat von Reinhard

    Welche Takt/Datenbeziehungen/Flanken ("SPI_MODE" - üblicherweise als Mode 0 bis 3 bezeichnet)

    Auch hier die Frage, wie liegen die Daten der SD-Karte an MISO an? Beim VIA liegt das erste zu schiebende Bit VOR der steigenden Flanke des Taktes an. Ich bin da bei den SD-Karten auch davon ausgegangen, dass das erste Bit bereits an der MISO Leitung sichtbar ist, und ich dann dieses Bit in mein Schieberegister (74LS165) ebenfalls mit der GLEICHEN steigenden Flanke übernehmen kann. Wäre das nämlich nicht so und die MISO Daten können, wie den für SPI Mode 0 beschrieben, erst mit der FALLENDEN Flanke übernommen werden, haben wir einen echten Wurscht-Käse äähh Worst-Case Fall, da der VIA den 8ten Takt beim Modus "Automatic Shift Out Via Phi2" nicht mit einer fallenden Flanke beendet, sondern den Takt auf High hält, einen IRQ auslöst und wartet, bis ich das nächste Byte in das Ausgangs Schieberegister geladen habe.

    In diesem Fall müsste ich dann den SPI-Takt mit Phi2 - via ein paar Gatter - verknüpft an den 74LS165 Clock-Eingang legen und das würde dann eine Hardware-Patch-Orgie werden. :fp:

    Siehe die Ergänzung meines Beitrages "sd.pdf"!


    Bei SPI gibt es genauso viele Taktflanken wie Bits (bzw. Quads bei QSPI) übertragen werden. Keine mehr und keine weniger :)


    OPS! Natürlich sind die steigenden Taktflanken gemeint, bei denen die Daten stabil sein müssen. Ich versuche das gerade aus meinem VHDL rauszulesen - hat eine Weile gebraucht, bis das damals richtig funktionierte bei 80 MHz:


    Also: mit "rising edge" wird gesampelt, d.h. die Daten müssen um diese Flanke herum stabil sein (Metastabile Zustände wären sonst möglich).

    Wenn ich mit "rising edge" auch meinen Ausgang ändere, muss ich sicher sein das die Laufzeit über alles größer ist als das Fenster beim Empfänger. Daher ist es besser die Ausgabedaten mit "falling edge" zu ändern :(

    Zitat von Reinhard

    Siehe die Ergänzung meines Beitrages "sd.pdf"!

    Ich hab es gerade gesehen, lese ich mir heute noch durch und hoffe...

    Ich hab aber das dumme Gefühl, dass es mit der aktuellen Version der Schaltung dann so nicht funktioniert. Ich muss wohl zuerst auf die Platinen warten und dann mit dem Logic Analyzer draufschauen, was das Timing dann so her gibt und was man dann ändern müsste.

    Nein, mein Bauchgefühl sagt mir, mit einer VIA alleine wird es nicht gehen. Zumal ja die schnelle SD-Karte Sachen im Nanosekunden-Bereich "sieht"; egal welche Frequenz dein Clock hat.

    Zitat von 2ee

    Auch hier die Frage, wie liegen die Daten der SD-Karte an MISO an? Beim VIA liegt das erste zu schiebende Bit VOR der steigenden Flanke des Taktes an. Ich bin da bei den SD-Karten auch davon ausgegangen, dass das erste Bit bereits an der MISO Leitung sichtbar ist, und ich dann dieses Bit in mein Schieberegister (74LS165) ebenfalls mit der GLEICHEN steigenden Flanke übernehmen kann. Wäre das nämlich nicht so und die MISO Daten können, wie den für SPI Mode 0 beschrieben, erst mit der FALLENDEN Flanke übernommen werden, haben wir einen echten Wurscht-Käse äähh Worst-Case Fall, da der VIA den 8ten Takt beim Modus "Automatic Shift Out Via Phi2" nicht mit einer fallenden Flanke beendet, sondern den Takt auf High hält, einen IRQ auslöst und wartet, bis ich das nächste Byte in das Ausgangs Schieberegister geladen habe.

    In diesem Fall müsste ich dann den SPI-Takt mit Phi2 - via ein paar Gatter - verknüpft an den 74LS165 Clock-Eingang legen und das würde dann eine Hardware-Patch-Orgie werden. :fp:

    Aber eigentlich ist das doch soweit richtig...

    Daten liegen an bevor die erste steigende Flanke kommt. Von der Karte kommt hier natürlich noch nichts Sinnvolles.

    Wenn der Takt nach 8 Bits High bleibt (waren ja trotzdem 8 steigende Flanken!) dann stört dies zunächst nicht. Wenn dann das nächste Byte geschrieben wird, geht der Takt ja sicher zuerst auf Low, bevor dann wieder 8 steigende Flanken kommen und er wieder auf High bleibt. Das scheint mir in zumindest Senderichtung egal zu sein.

    In Empfangsrichtung passt es aber auch. Die Karte wird bei einem Vielfachen von 8 Bit mit der Antwort beginnen. Die Daten sind vor den jeweiligen steigenden Taktflanken bereits stabil.

    Müsste also ebenfalls gehen.

    Hallo Reinhard, danke für die PDF.


    Das es mit einer VIA geht, weiss ich, denn die Jungs vom "Steckschwin" Projekt haben das auch mit einer VIA gemacht. Zwar arbeitet deren Rechner mit (glaube ich) 4 MHz, allerdings wird da das Sampling von Hand gemacht. Bei mir läuft das Byte für Byte quasi als Byte DMA automatisch mit halben Phi2 Takt - siehe Anhang, Seite 13, "SR Mode 6 - Shift Out Under Phi 2 Control" - und die Eingangsdaten werden dann in einem externen Schieberegister zwischen gelagert. das müsste dann wesentlich schneller bei mir gehen als beim "Steckschwein".

    Von der Geschwindigkeit her, ist das Ganze ja auch kein Problem, da SPI ja auch theoretisch mit 1Hz laufen würde. Der SD-Karte ist das auch egal. Die wartet friedlich, bis des Ausgaberegister leer ist und legt dann neue Daten nach.


    Aber:


    Laut der PDF von dir, geht es wohl doch mit ein und der selben steigenden Flanke, sowohl das MOSI Bit zu senden, als auch das MISO Bit zu empfangen


    SPI-Protokoll ”zu Fuß“ umsetzen


    ...

    • Erstes zu sendende Bit (MSB) auf die MOSI-Leitung legen

    • SCK auf High ziehen

    • Erstes empfangene Bit (MSB) von der MISO-Leitung lesen


    • SCK auf Low ziehen

    • Zweites zu sendende Bit auf MOSI legen


    ...


    und es schein wohl doch das MSB zuerst auf die Leitung zu müssen


    Edit: Hab deine Antwort gerade auch gelesen. Gut, dass du auch der Meinung bist, dass das gehen müsste.


    Edit2: Übrigens, scheint mir das mit der fehlenden, letzten fallenden Flanke, wohl irgendwie den VIA-Bug zu beschreiben, bei dem zu mindest in Mode 3 (Shift In under CB1 Control) das letzte Bit verloren gehen kann.

    Zitat von felge1966

    Wenn dann eine Sammelbestellung der Platinen in die Nähe kommt, wäre ich auch mit jeweils einer Platine dabei.

    Hallo Jörg, die IO/ROM Platinen und die Backplanes habe ich bereits am Wochenende bestellt und sind wohl auch schon auf dem Weg zu mir. Ich habe aber da bereits schon einige Bestellungen/Reservierungen, so dass ich jetzt nicht weiss, wieviele Platinen dann übrig bleiben. Ich kann aber - nachdem ich das ganze selber erst einmal aufgebaut und getestet habe - dann gerne nochmal welche nachbestellen. Der Fragepunkt mit der SPI Schnittstelle sollte aber vorher natürlich abgehakt sein. Wenn alles funktioniert, dann werde ich sowieso nochmal in die Runde fragen, ob interesse an einer weiteren Bestellung besteht. Da kann man dann ja auch gleich noch die Junior CPU Platine nochmal machen lassen, falls 286Micha oder Freak nicht sogar noch welche übrig haben.


    Zitat von NorbertJ

    Vielleicht hilft dieser Beitrag weiter. Er linkt auf das hier.

    Hallo Norbert, vielen Dank für die beiden Links. Die scheinen mir wirklich sehr hilfreich zu sein. Ebenso das Skript, das Reinhard vorhin eingestellt hat. Das ist wirklich ausgezeichnet und vollständig. Bisher musste ich mich immer bzgl. SPI mit so halbgaren Zeug rumschlagen. Hätte ich da mal eher bei euch nachgefragt :sad: .

    Ich hatte mich in der Vergangenheit aber auch nie wirklich mit dieser Schnittstelle befasst. An Arduino und Co. ist das Programmieren diesbezüglich ja auch Kindergarten, weil die Details ja bereits vom Microcontroller erledigt werden und fertig Libs genutzt werden können. Wenn man das aber "zu Fuß" machen muss, sind ein paar gescheite Datenblätter dann schon sehr hilfreich. :cat2:

    Im übrigen hab ich auch gleich mal die SN76489 Sound Chips im 10er Pack bei eBay bestellt. Soll aber wohl ca. 2-3 Wochen dauern, bis die bei mir sind. Dann bin ich gespannt, ob ich im besten Fall nur Leergehäuse bekommen habe 8o .