Apple mit 100MHz 6502 ? Geht das ?

  • Eigentlich habe ich nach Schachcomputer-Infos im WWW gesucht gehabt, aber dann habe ich den Hinweis zum 65F02 gefunden:

    http://www.e-basteln.de/computing/65f02/65f02/

    Dort wird eine pinkompatible "Ersatz-CPU" (= FPGA) für den 6502 vorgestellt, den "65F02". Der wird dann in diversen Mephisto Schachcomputern eingebaut, und der läuft dann dort sogar... mit den besagten 100MHz. Ist das auch mit einem Computer wie den Apple II möglich (CPU Tausch) ?

    "Ich habe keine Zeit mich zu beeilen." (Igor Strawinsky)


    ... und schaut auch mal bei meinem Blog vorbei ...

  • Eigentlich habe ich nach Schachcomputer-Infos im WWW gesucht gehabt, aber dann habe ich den Hinweis zum 65F02 gefunden:

    http://www.e-basteln.de/computing/65f02/65f02/

    Dort wird eine pinkompatible "Ersatz-CPU" (= FPGA) für den 6502 vorgestellt, den "65F02". Der wird dann in diversen Mephisto Schachcomputern eingebaut, und der läuft dann dort sogar... mit den besagten 100MHz. Ist das auch mit einem Computer wie den Apple II möglich (CPU Tausch) ?

    Das Problem beim Apple II dass so nicht beim Mephisto auftritt ist die Bildschirmausgabe. Die ist im Apple II komplett verzahnt mit der CPU. 1 Taktzyklus CPU 1 Takt Videozugriff. Will man die CPU hochtakten geht automatisch das Bild flöten, deshalb haben Beschleunigerkarten aufwendig ihren eigenen Speicher oder hatten komplizierte Busarbitrierung die die Beschleunigung in Grenzen hält.
    Es ist also nicht ganz einfach diese alten 8 Bitter zu Beschleunigen (das betrifft auch andere Geräte wie den C64 oder die Ataris, alle haben sich immer mehr oder weniger mit den Fernsehfrequenzen abgeglichen.

    • Official Post

    Ja, und ähnliches gilt auch für den Disk Controller und den Diskettenzugriff. Da wurde schon im Apple /// einiges an Aufwand betrieben, um die aus dem Apple II stammenden Disklaufwerke kompatibel ansteuern zu können. CPU Takt und Bsutakt sind im Apple II ja nicht getrennt.

    Erfahrung ist Wissen, das wir erwerben, kurz nachdem wir es gebraucht hätten.


    Mein Netz: Acorn | Atari | Milan | Amiga | Apple IIGS | Macintosh | SUN Sparc | NeXT |SGI | IBM RS/6000 | DEC Vaxstation| Raspberry Pi | PCs mit OS/2, BeOS, Linux, AROS, Windows, BSD | Stand-alone: Apple //c | Sinclair QL | Amstrad | PDAs

  • Ja, aber diese CPU wird ja auch in einen vorhandenen Schachcomputer reingesteckt. Da wird ja auch die übrige Hardware, z.B. das RAM auch nicht gleich schneller. Also wird hier wohl eine Taktver-X-fachung auf dem 6502 Sockel passieren. Doch was bringt das ab einem bestimmten Takt? Der 6502 braucht ja nie länger als 3 Takte um einen Befehl auszuführen, also bringt jeder Takt über 3 oder 6 Mhz eigentlich nix mehr, oder sehe ich da was falsch?

  • Nachdem, was ich über das Modul weiss (der Roland vom technikum29 hat mir das erklärt, er hat das Modul selbst im Einsatz) wird systemspezifisch konfiguriert, welche Speicherbereiche lokal auf dem Modul liegen (RAM und ROM) und welche auf dem Bus. Die Buszugriffe erfolgen dann entsprechend langsam und kompatibel zum 6502.

    Wie das mit dem ROM abläuft, weiss ich nicht mehr genau. Das ist ja eigentlich auch RAM, aber irgendwie muss das ROM beim Start geladen werden.


    Apple II und CBM werden ja auf der Homepage explizit als getestete Systeme genannt.


    EDIT: Und hier ist eigentlich alles erklärt: http://www.e-basteln.de/computing/65f02/65f02-details/

    i-Telex 211230 dege d

    http://www.marburger-stammtisch.de


    Douglas Adams: "Everything, that is invented and exists at the time of your birth, is natural. Everything that is invented until you´re 35 is interesting, exciting and you can possibly make a career in it. Everything that is invented after you´re 35 is against the law of nature. Apply this list to movies, rock music, word processors and mobile phones to work out how old you are."

    Edited 3 times, last by detlef ().

    • Official Post

    Lest euch doch mal den ersten Satz unter http://www.e-basteln.de/computing/65f02/65f02-details/ durch:


    Quote

    The general idea of the 65F02 is straightforward: Load all ROM content from the host computer into on-chip RAM upon startup, then execute everything from on-chip RAM at 100 MHz – except for memory-mapped I/O access, which goes to the external host bus at the original slow speed.

  • Zum Thema Schachcomputer und klassische 6502:

    https://www.schach-computer.in…title=Schaetzle_%2B_Bsteh

    Kurz: Schätzle und Bsteh bauten 6502-Beschleunigerkarten für Schachcomputer, die bis über 20MHz liefen. Das war Mitte der 1980er Jahre. Hier etwas mehr:

    https://www.schach-computer.info/wiki/index.php/TurboKit

    Und hier:

    http://chess-computer.blogspot…tro-turbo-kit-18-mhz.html

    Die schlugen seinerzeit die ersten aufkommenden 68020!


    Als "Ableger" bauten sie eine Applebus-Karte, die derart angepriesen wurde:

    http://www.ralf-kiefer.de/A2/DC65/DC65_Inserat.png


    1987 kaufte ich solch eine Karte mit CMOS-Befehlssatz, mit 144kB RAM zur IIe-Emulation und mit 12,5MHz, also den größtmöglichen Ausbau. Diese Karte war mit größter Wahrscheinlichkeit die erste, die in diesem Umfang verkauft wurde, denn ich fand noch Fehler in der IIe-Emulation, die dann behoben wurden. Ich war seinerzeit zweimal bei den beiden Entwicklern. Fotos der Karte habe ich an diversen Stellen im Web schon mal veröffentlicht. Beim Apple II Documentation Project nimmt man allerdings seit Jahren nichts an, daher ist das dort nicht verfügbar.


    Was mich brennend interessieren würde: gibt oder gab es weitere Käufer der DC65? Ich fand bis jetzt noch keinen.


    Was 100MHz mit einem TTL-6502 angeht, empfehle ich die Diskussion im 6502.org-Forum:

    http://forum.6502.org/viewtopic.php?f=4&t=6282


    Gruß, Ralf

  • und der läuft dann dort sogar... mit den besagten 100MHz. Ist das auch mit einem Computer wie den Apple II möglich (CPU Tausch) ?

    Zur speziellen Frage im Apple II: da ich vor der DC65 von Schätzle&Bsteh bereits eine AE Transwarp in meinem IIe hatte und mich mit dem BIOS vom p-System beschäftigte, habe ich mich mit der Integration von Beschleunigerkarten etwas eingehender beschäftigt. Denn eigentlich ist der Fall im Apple II mit Applebus ganz einfach: entweder läuft die CPU, die im Sockel der Hauptplatine steckt, also ein 6502, ein 65C02 oder ein 65802 mit der Taktfrequenz der Hauptplatine (1,018 oder 1,023MHz je nach NTSC oder PAL), oder es übernimmt eine andere Hardware den Daten- und Adreßbus während der Nicht-Videozyklen. Das kann der übliche Z80 der M$ Softcard sein, aber auch der 68008 der mc-Karte oder ein 68000, 6511 oder 6809 einer IBS-Karte. Da gab's viel Auswahl. Die greifen jeweils mit 500nsec-Zyklen, also den ganz normalen, auf RAM oder I/O der Hauptplatine zu. Was anderes funktioniert nicht, denn die Adreßdekodierung und die Chips sind nunmal so langsam.


    Daher haben Beschleunigerkarten immer eigenes RAM. Im Fall der SpeedDemon ist es Cache, bei der Transwarp mit 3,58MHz sind es 256kB DRAM und bei der DC65 sind es 18 selektierte SRAMs. Für Zugriffe auf die Hauptplatine ist also Geschwindigkeitsreduktion nötig. Dies passiert bei diesen Karten im Normalfall für genau den einen Zugriff. Aber die Ausnahmen ...


    AFAIK sind die üblichen Beschleunigerkarten relativ einfach gehalten, denn unabhängig von Schreib- oder Lesezugriff verlangsamen die genau diesen einen Takt auf 500nsec. D.h. sie warten, bis das Zeitfenster der Hauptplatine anrückt, dann steht der 500nsec-lange Zugriff an. Anders die DC65 bei Schreibzugriffen auf die Hauptplatine: die hat ein Register, das asynchron zum 12,5MHz-Takt der schnellen CPU läuft. D.h. der Schreibzugriff geht im 80nsec-Zugriff aufs Register, und sie wird dadurch nicht ausgebremst. Bei nächster Gelegenheit wird der Registerinhalt von eigenständiger Logik auf die Hauptplatine geschrieben, während die DC65-CPU bereits viele Takte (18 oder so) weiter ist. Erst wenn die DC65-CPU diese Logik mit einem weiteren Hauptplatinenzugriff einholen würde, wird sie ausgebremst.


    So funktioniert prinzipiell die Hardware-Seite. Die Software-Seite muß auch noch betrachtet werden, denn diverse hardware-nahen Code-Schnipsel sind extrem zeitabhängig, allen voran der Diskettentreiber. Zu diesem Zweck muß eine Hardware auf der Bechleunigerkarte Zugriffe auf relevante Adressen überwachen, um ggf. den Takt der beschleunigten CPU für eine gewisse Zeit auf die 1,023MHz zurückzunehmen. Bei der Transwarp gibt es dazu DIP-Switches, so daß man hier die Code-Geschwindigkeit rund um solche Zugriffe steuern kann. Sinnvollerweise stellt man Disketten-Controller langsam und die meisten anderen auf "schnell". Häufg nutzt das nur nichts, weil der Code aus dem Firmware-ROM einer Steckkarte kommt und daher wg. der Zugrifsgeschwindigkeit nur mit 1,023MHz laufen kann. Wenn aber der Treiber z.B. für eine 80-Zeichenkarte im schnellen RAM wäre, dann liefe er dort schneller.


    Das Zeitfenster für das Runtertakten der Code-Ausführungsgeschwindigkeit ist z.B. bei der Transwarp über einen 74LS123 sowie einer geeigneten RC-Kombination gesteuert. Jeder Zugriff auf eine "langsame" I/O-Adresse triggert den LS123, so daß in der Größenordnung 60msec nach dem letzten I/O-Zugriff der Takt wieder hochgeschaltet wird. Bei der DC65 gibt's keine DIP-Switches für einzelne Slots, sondern nur die harte Codierung in den PALs. D.h. meine Karte kennt einzig den Slot 6 als langsam. Ich hatte die Auswahl :)


    Zur Software-Seite ist noch zu ergänzen, daß sowohl die Transwarp wie auch die DC65 RAM-Bereiche vorhalten, die den Apple-ROM-Inhalt beherbergen, damit auch dieser Code schnell läuft, z.B. der BASIC-Interpreter. Dies passiert direkt nach dem Kaltstart durch Code, der nur zu diesem Zeitpunkt läuft, und das vor dem Apple-Monitor in $F8. In diesem Stückchen Preboot-Code wird der ROM-Inhalt von der Hauptplatine ins lokale RAM kopiert, das anschließend mit Schreibschutz versehen wird, damit es sich auch im beschleunigten Modus wie ROM verhält.


    Eine Besonderheit der Transwarp: die hat 256kB DRAM. Für die Emulation eines IIe inkl. erweiterter 80Z-Karte werden 64kB + 64kB +16kB (das gesamte ROM!) benötigt, also 144kB. Die restlichen 112kB werden genutzt, denn die sind schnell und daher viel wert. Die sollen eine RAMWorks-Karte im AUX-Slot emulieren, so daß der Anfangsbereich der RAMWorks ebenso beschleunigt läuft. Dies habe ich allerdings noch nicht überprüft. Kommt sicher noch ... :)


    Die ROMs von Transwarp und DC65 habe ich selbstverständlich disassembliert vorliegen, habe aber leider noch nicht alle Softswitches verstanden. Das wird sicher noch kommen ... :) Erfahrungsaustausch willkommen.


    Zur Verdeutlichung des Potentials der DC65 ein paar Werte: "damals" hatte ich einen RAMdisk-Treiber im p-System, der 500k/sec schrieb und 333kB/sec las. Den habe ich mittlerweile etwas optimiert :) Schreibend: 800kB/sec, lesend 500kB/sec. D.h. die Kopierschleife fürs Schreiben schreibt in 4 von 5Zyklen der Hauptplatine ein Byte in die RAM-Karte, hier eine AE RAMFactor, also Slinky-Architektur. Und das ist alles Technik aus dem Jahr 1987!


    Zur 100MHz-Frage: baue eine Steckkarte mit 80kB oder 144kB lokalem RAM! Bei 100MHz wirst Du knapp 10nsec-Zugriffszeit inkl. Adreßdekodierung brauchen. Baue eine Logik zur Adaption an den Applebus! Auch mit den paar Kleinigkeiten wie oben erwähnt. Das ist nicht gerade trivial, IMHO.


    Gruß, Ralf

  • Quote

    Apple II, including the II plus and europlus, and presumably the //e. Quite a bit of hardware and software trickery by Steve Wozniak, and the older models do not support a real 65C02 – but the 65F02 is a bit more generous in its bus timing and works nicely. The Disk II floppy drive works nicely under DOS 3.3; support for the language card is under development.

    Der sollte lt. Homepage also laufen. Ist nur die Frage wie man an den 65F02 rankommt. Wenn ich das richtig verstanden habe, wurden bislang nur ein paar Platinen vom 65F02 produziert und es ist nicht geplant, den kommerziell zu vermarkten. Andererseits stelle ich mir die Frage ob das wirklch sinnvoll ist einen 100 MHz Hauptprozessor in einen Apple II zu stecken. Was für Auswirkungen hat das auf die Software? Könnte es dann sein, dass Spiele unspielbar werden wegen der hohen Taktfrequenz? Das war in Anfangszeiten der Homecomputer ja irgendwie gekopplet? Deswegen auch die Turbotaste bei dem AT und Turbo XT? Verzeiht mir, wenn ich in den technischen Details nicht so drinstecke. :oops:

  • Was für Auswirkungen hat das auf die Software? Könnte es dann sein, dass Spiele unspielbar werden wegen der hohen Taktfrequenz?

    Die Software wird schneller, bestenfalls um knapp den Faktor, den die Steigerung des CPU-Taktes verspricht. Spiele auf dem Apple II werden schon mit einer 3,6-MHz-Karte unspielbar. Aber wer spielt, hat keine Beschleunigerkarte oder schaltet sie temporär ab, denn auch der Ton wird "anders", Joysticks funktionieren nicht mehr richtig, usw.


    Wer eine Beschleunigerkarte nutzt, läßt andere Software laufen. Ich habe mit der 12,5MHz-CPU und RAMdisks statt Diskettenlaufwerken das Übersetzen vom p-System-BIOS/-Interpreter von 8,5Stunden auf 2,5min gedrückt. Das ist ein Wert, den man sich heute nur durch den Zukauf von Hardware in der Größenordnung von ein paar Entwicklermonatseinkommen kaum vorstellen kann.


    Gruß, Ralf

  • Bei meinem BBC Master ist das ganz ähnlich.

    Da heißt der Bus für externe Co Prozessoren "Tube".


    Es gab da Karten für schnellere 6502, 6809, ARM, 80286, z80 ...

    Einige Spiele gab es auch extra für diese co Prozessoren.


    In meinem BBC Master steckt ein Pi-Tube.

    Der emuliert all diese CPU für den Acorn.


    Unter anderem eine 200 MHz 6502.

    BBC Basic läuft damit extrem performant ...

  • Hallo,


    ich greife den Thread mal wieder auf:


    Ich habe mit Jürgen Müller die Beschleunigerplatine 65F02 mitentwickelt. Die Idee war, wie schon beschrieben, die Beschleunigung von Schachcomputern. Dort haben wir überragende Erfolge mit einer Vielzahl von Schachcomputern erzielt.


    Aus Spass haben wir auch einen Chip in meinem CBM 8032 eingesetzt.



    Der Performance-Boost ist enorm: ein Faktor 100 bei allen Rechenoperationen in BASIC und auch allen Maschinenprogrammen im RAM. Beim Zugriff auf die Peripherie (zB IEEE) und beim Bildschirmzugriff wird automatisch runtergetaktet. Dennoch ist ein LIST bei großen Programmen immer noch deutlich beschleunigt (gefühlt so 3 - 5 mal), weil neben jedem Bildschirmzugriff ja auch immer Umrechnungen der Anzeige beteiligt sind, die 100* schneller laufen. Und Commodore hat alle Timer in echte Chips gelegt, so dass die Uhr etc mit Originalgeschwindigkeit läuft.


    Für die klassischen Ballerspiele bringt das nichts, aber das Arbeiten beim Programmieren, in Büroanwendungen und zB bei rechenintensiven Spielen (zB Schachprogrammen) ist der Effekt überwältigend !


    Als Screenshot ist ein Benchmark angefügt, mit dem gerne die Implementierung der mathematischen Funktionen geprüft wurde - hier ist der Faktor wirklich 100fach (wie jeder ausprobieren kann)




    Braucht man das ? nein ! Hat die Bastelei Spass gemacht ? jaaa!


    Gruß

    Roland

  • Der Performance-Boost ist enorm: ein Faktor 100 bei allen Rechenoperationen in BASIC und auch allen Maschinenprogrammen im RAM. Beim Zugriff auf die Peripherie (zB IEEE) und beim Bildschirmzugriff wird automatisch runtergetaktet.

    Hmmm, Faktor 100!

    Wie kommt denn das zustande?


    Ist der Speicher gespiegelt?

    Dann wäre wenigstens alle Lesezugriffe schnell ...

    So ein 6502 macht ja über 50% "FETCH" und dann zum größten Teil "READ".

    Rechnen tut er sowieso meistens während den Speicherzugriffe.


    Aber Schreibzugriffe sind ja dann trotzdem langsam.

    Oder gehen die auch in einen internen Speicher?


    Wird echt nur bei IO Zugriffe runter getacktet?

  • Beim Zugriff auf die Peripherie (zB IEEE) und beim Bildschirmzugriff wird automatisch runtergetaktet.

    Ah der Bildschirm RAM ist die Bremse!

    Klar, klingt logisch.



    Das schreit geradezu nach einem "Lazy Write".


    Eine Logik die Dirty Bytes verwaltet.

    Also Bytes die asynchron sind.

    Ein "Cache" quasi ...


    Da ja nur 60 Bilder pro Sekunde ausgegeben werden, wäre auch ein synchrones schreiben denkbar.

    Mit einer Logik die außerhalb der "CPU" steht.


    Vorstellbar wie ein Dualported RAM, die CPU schreibt immer mit 100MHz, der Abgleich DMA aktualisiert mit 1MHz.

    • Official Post

    Ich habe mit Jürgen Müller die Beschleunigerplatine 65F02 mitentwickelt. Die Idee war, wie schon beschrieben, die Beschleunigung von Schachcomputern. Dort haben wir überragende Erfolge mit einer Vielzahl von Schachcomputern erzielt.

    Das klingt nach einem interessanten Artikel für die nächste LOAD... habt ihr Lust, das Projekt dort zu beschreiben?

    Erfahrung ist Wissen, das wir erwerben, kurz nachdem wir es gebraucht hätten.


    Mein Netz: Acorn | Atari | Milan | Amiga | Apple IIGS | Macintosh | SUN Sparc | NeXT |SGI | IBM RS/6000 | DEC Vaxstation| Raspberry Pi | PCs mit OS/2, BeOS, Linux, AROS, Windows, BSD | Stand-alone: Apple //c | Sinclair QL | Amstrad | PDAs

  • Grob gesagt funktioniert das so:


    Auf der Platine befindet sich eine FPGA mit 64kB schnellem RAM. Für das Hostsystem sieht die Platine elektrisch wie eine 6502 aus. Beim Start wird der gesamte Adressraum des CBM8032 in dieses RAM eingelesen, erst dann wird die Emulation gestartet. Die FPGA emuliert eine 6502 mit 100MHz, wenn sie auf ihren internen Speicher zugreift, auf den sie mit voller Geschwindigkeit lesend/schreibend zugreifen kann.


    Ebenfalls hinterlegt ist eine Tabelle mit Speicherbereichen, auf die lesend/schreibend mit Originaltakt (hier 1 MHz) über den Prozessorbus zugegriffen wird. Das betrifft das VideoRAM, einige Peripheriebausteine und Teile des BIOS mit zeitkritischen Routinen. Das kann man beliebig granulär machen, aber zu viele Ausnahmebereiche belasten das Timing durch die Adressdecodierlogik/Laufzeit.


    Man kann bis zu 16 Speichermaps per DIP-Schalter wählen, um die Platine in versch. Systemen einzusetzen. Außerdem kann man die gesamten 64kB ausnehmen, dann hat man eine 6502 mit Originaltakt ohne jegliche Beschleunigung.


    Faktisch bedeutet das, dass die meiste Zeit die FPGA mit sich selbst rechnet, da ja RAM und ROM ins schnelle RAM kopiert wurden. Nur bei Peripheriezugriffen, die ja meist eh nicht zu beschleunigen sind (Zugriffszeiten, Timing-Protokolle) fährt sie nahtlos ein paar Speicherzugriffe im Originaltakt auf das Hostsystem.


    Zur Frage Verfügbarkeit:

    Jürgen hat einige Dutzend Stück mühsam „per Hand“ bestückt und verteilt. Im Augenblick ist der FPGA-Chip auf absehbare Zeit nicht lieferbar, so dass sich jede Überlegung hierzu erübrigt.


    Roland

  • Ich habe mit Jürgen Müller die Beschleunigerplatine 65F02 mitentwickelt. Die Idee war, wie schon beschrieben, die Beschleunigung von Schachcomputern. Dort haben wir überragende Erfolge mit einer Vielzahl von Schachcomputern erzielt.

    Das klingt nach einem interessanten Artikel für die nächste LOAD... habt ihr Lust, das Projekt dort zu beschreiben?

    Ich schau mal was sich machen lässt, wann ist denn Redaktionsschluß ?

    Roland

    • Official Post

    Ich schau mal was sich machen lässt, wann ist denn Redaktionsschluß ?

    Roland

    Das wäre Klasse! Die LOAD erscheint jährlich, Redaktionsschluss für die nächste Ausgabe ist Mitte Februar 2022. Du hast also keinen Zeitdruck.

    Erfahrung ist Wissen, das wir erwerben, kurz nachdem wir es gebraucht hätten.


    Mein Netz: Acorn | Atari | Milan | Amiga | Apple IIGS | Macintosh | SUN Sparc | NeXT |SGI | IBM RS/6000 | DEC Vaxstation| Raspberry Pi | PCs mit OS/2, BeOS, Linux, AROS, Windows, BSD | Stand-alone: Apple //c | Sinclair QL | Amstrad | PDAs

  • Auf der Platine befindet sich eine FPGA mit 64kB schnellem RAM.

    Okay, das bedeutet im 8296 läuft das nur im 8032 Modus.


    Sobald man das Banking einschaltet ...


    Blödsinn, das Banking würde einfach nicht mehr gehen.

    Selbst wenn man das Banking Register in die Tabelle einpflegen würde.

    Denn dann würde der 8296 zwar die Bank wechseln, aber die CPU würde trotzdem mit 64K laufen.


    Der 8296 wäre mit der 65F02 einfach nur ein normaler 8032, dafür aber sauschnell ... :)

  • ja, so ist es ! Wir mussten bei den Schachcomputern leider auch die mit Bankswitchging außen vor lassen. Mit einer größeren FPGA mit mehr RAM liesse sich da sicher was machen, dann wäre die Platine aber nicht mehr so klein wie die Original-CPU, das war unser Designziel, um das Teil ohne mech. Arbeiten in die Schachcomputergehäuse zu bekommen.


    Roland

  • Im Augenblick ist der FPGA-Chip auf absehbare Zeit nicht lieferbar, so dass sich jede Überlegung hierzu erübrigt.

    Wie heisst der genau?

    "nicht lieferbar" gibt es nicht für mich ;)

    Ich prüfe das gerne mal nach.

  • Der Hardwarekopf hinter dem Projekt ist Jürgen von e-basteln.de, er hat die Details zu dem Projekt hier auf seiner Webseite hinterlegt. Er ist zeitlich sehr eingespannt (er hilft auch im technikum29 :sunny: ), man müsste ihn fragen, ob er es mal wieder anpackt. Zu Kosten und Erwerb kann ich keine Angaben machen, das war ein Spaßprojekt und kein Produkt.


    Roland

  • Im Augenblick ist der FPGA-Chip auf absehbare Zeit nicht lieferbar, so dass sich jede Überlegung hierzu erübrigt.

    Wie heisst der genau?

    "nicht lieferbar" gibt es nicht für mich ;)

    Ich prüfe das gerne mal nach.

    Es ist der Spartan 6 von Xilinx mit 64kB. Er ist wohl noch nicht abgekündigt, aber bei unseren Quellen bis Herbst nicht lieferbar


    Roland

  • Hast Du bitte die genaue Bezeichnung, die steht drauf, kann ich aber im Photo nicht lesen.

    Ich habe vermutlich wesentlich "bessere" Quellen.

  • XC6SLX9-3CSG225C hab's in seiner Stückliste gefunden...